[发明专利]一种掩模设计图案的优化方法、系统及其电子装置

说明书

本发明涉及半导体制造的光刻领域，特别涉及一种掩模设计图案的优化方法、系统及其电子装置。掩模设计图案的优化方法包括：将基础图案进行分片处理，基于每个分片图案进行像素掩模优化得到对应的像素掩模图案；提取多边形掩模，并进行预处理得到处理结果，对处理结果进行仿真验证后输出仿真验证结果；基于仿真验证结果，执行多边形掩模优化的占位操作或执行多边形掩模的实际优化操作，并输出对应的操作结果，汇总各操作结果以作为优化后的掩模设计图案。与现有技术相比，本发明提供的一种掩模设计图案的优化方法、系统及其电子装置，缩短了掩模设计图案的优化时间，可用于大面积版图的制造。

【技术领域】

本发明涉及半导体制造的光刻领域，特别涉及一种掩模设计图案的优化、系统及其电子装置。

【背景技术】

光刻工艺是现有大规模集成电路制造过程中最重要的工艺，即通过光刻机将掩模上集成电路的设计图形转移到硅片上的重要手段。掩模上集成电路设计图形通过光刻机的投影物镜在硅片上成像时，由于掩模上图形特征尺寸的较小，光的衍射现象显著。当某些高阶衍射光因投影物镜光学系统孔径限制无法参与成像时，在硅片上的成像将产生变形和图形无法分辨的现象。这一现象被称为光学邻近效应OP E(Opti c al Pro ximity E ffect)。为解决光学邻近效应，人们可以通过对掩模上图形进行优化实现成像质量的提升生成图案的质量。目前反演光刻技术能提供具备较优鲁棒性(Robus t)的掩模优化解决方案。但是在反演光刻技术的实际运算中，由于数据运算量极大，从而增加了掩模设计的时间成本，进而不利于大面积版图的制造。

因此，亟待提供一种高效快速的掩模设计图案的优化方案。

【发明内容】

为解决现有掩模设计图案的优化方案中优化时间成本高的技术问题，本发明提供了一种掩模设计图案的优化方法、系统及其电子设备。

本发明为解决上述技术问题提供以下技术方案：一种掩模设计图案的优化方法，提供一基础图案，所述掩模设计图案的优化方法包括如下步骤：步骤S1：将基础图案进行网格化分片处理，得到多个分片图案；构造目标函数，将分片图案和目标函数输入数值优化器中，基于每个分片图案的像素为变量进行像素掩模优化得到对应的像素掩模图案；步骤S2：基于分片像素掩模图案提取多边形掩模，对所述多边形掩模进行预处理得到处理结果，并对处理结果进行仿真验证后输出仿真验证结果；步骤S 3：基于仿真验证结果，执行多边形掩模优化的占位操作或执行多边形掩模的实际优化操作，并输出对应的操作结果；及步骤S 4：汇总操作结果以作为优化后的掩模设计图案。

优选地，所述优化器采用牛顿迭代法或共轭梯度迭代法中一种或两种组合的数值优化方法。

优选地，上述步骤S 2进一步包括：步骤S 21：基于像素掩模图案做二值化处理(Bin ari z ati on Pro c e s s ing)后提取多边形掩模，所述多边形掩模包括主要图形(Main F e ature)和辅助图形(S ub-Re s o luti o n A s s i s tant F e ature)；步骤S22：对辅助图形做初步处理；步骤S 23：

固定经初步处理后的辅助图形，对主要图形进行光学邻近修正处理，输出处理后的多边形掩模；及步骤S 24：对处理后的多边形掩模进行仿真验证后输出验证结果。

优选地，上述步骤S 3进一步包括：步骤S 31：获取仿真验证结果；步骤S 32：判断所述仿真验证结果是否满足预期光刻表现要求，若是，则执行步骤S 33；若否，则执行步骤S34；步骤S 33：发送S KIP(跳过)信号执行多边形掩模优化的占位操作，并输出对应的操作结果；及步骤S 34：则执行多边形掩模的实际优化操作，并输出对应的操作结果。

优选地，所述多边形掩模优化实际操作具体包括：将所述多边形掩模和目标函数输入数值优化器中，以多边形掩模中各多边形的几何边为变量进行多边形掩模优化，并输出多边形掩模优化操作结果。