[发明专利]一种非隔离双路双耳分时耳迷走神经刺激仪

权利要求书

1.一种非隔离双路双耳分时耳迷走神经刺激仪，其特征在于，包括电源、微处理器、升压电路、脉冲驱动电路、左耳电极对和右耳电极对；微处理器连接脉冲驱动电路，升压电路连接脉冲驱动电路，微处理器控制脉冲驱动电路输出非隔离分时双路双耳刺激波形到左耳电极对以及右耳电极对，通过分时启动左、右耳刺激脉冲，保证左耳电极对有刺激脉冲的时候，右耳电极对无刺激脉冲；或者右耳有刺激脉冲的时候，左耳电极对无刺激脉冲，实现非隔离双路双耳刺激。

2.根据权利要求1所述的非隔离双路双耳分时耳迷走神经刺激仪，其特征在于，左耳刺激脉冲为：先输出左耳刺激脉冲高电平T1，T1持续时间为100us～1000us，优选为250us；紧接着的是零电平等待时间T2，T2持续时间为20us～1000us，之后紧接着的是平衡负脉冲时间T3，T3持续时间和T1保持电荷平衡关系，之后紧接着的是零电平间歇时间T5，T5持续时间和刺激频率相关，一个刺激周期内，剩下的时间都为T5持续时间，依次循环，一个刺激周期时间T1+T2+T3+T5为200ms～500ms，即频率约为1Hz～100Hz；在左耳刺激时序T3之后经过T4时间，T4持续时间为10us～1000ms，启动右耳刺激脉冲，先输出右耳刺激脉冲高电平T1，T1持续时间为100us～1000us，优选为250us；紧接着的是零电平等待时间T2，T2持续时间为20us～1000us，之后紧接着的是平衡负脉冲时间T3，T3持续时间和T1保持电荷平衡关系，之后紧接着的是零电平间歇时间T5，一个刺激周期内，剩下的时间都为T5持续时间，依次循环，一个刺激周期时间T1+T2+T3+T5为200ms～500ms，即频率约为1Hz～100Hz；左耳、右耳刺激脉冲输出先后时序可互换。

3.根据权利要求1所述的非隔离双路双耳分时耳迷走神经刺激仪，其特征在于，微处理器用来检测电源电量，控制升压电路以及检测升压电路运行状态。

4.根据权利要求1所述的非隔离双路双耳分时耳迷走神经刺激仪，其特征在于，还包括按键输入模块，微处理器还用来接受按键输入模块的输入刺激参数；包括刺激波形、频率、脉冲宽度、刺激强度。

5.根据权利要求4所述的非隔离双路双耳分时耳迷走神经刺激仪，其特征在于，微处理器还用来接受按键输入模块的以下输入刺激参数：零电平等待时间设置和双路间隔时间设置；零电平等待时间设置，用于保证有效刺激信号已经传递出去，避免负中和脉冲产生的阻塞效应；双路间隔时间设置，用于调整双路刺激脉冲之间的间隔时间，不同的间隔时间会引起不同的神经冲动，从而达到不同的治疗效果。

6.根据权利要求1所述的非隔离双路双耳分时耳迷走神经刺激仪，其特征在于，所述升压电路，采用pwm控制升压电路，或者专用IC升压电路，用于把电源电压升压到目标电压，用来给脉冲驱动电路提供足够的电场能量，经左耳电极对和右耳电极对把电场能量传递给耳部皮下迷走神经。

7.根据权利要求1所述的非隔离双路双耳分时耳迷走神经刺激仪，其特征在于，所述微处理器采用低功耗单片机或者DSP或者其他微处理器。

8.根据权利要求7所述的非隔离双路双耳分时耳迷走神经刺激仪，其特征在于，微控制器采用新唐低功耗单片机NANO120SE3BN，该单片机通过输入ADC检测电池电压和升压状态，通过PWM控制升压电路电压达到100V，通过4个I/O口采集按键输入模块的输入参数，并且控制脉冲电流经DAC转换后驱动脉冲驱动电路输出对应波形的脉冲电流，经左耳电极对和右耳电极对到耳部皮下迷走神经。

9.根据权利要求8所述的非隔离双路双耳分时耳迷走神经刺激仪，其特征在于，脉冲驱动电路包括第1路脉冲输出驱动电路和第2路脉冲输出驱动电路，第1路脉冲输出驱动电路和第2路脉冲输出驱动电路之间无变压器隔离。

10.根据权利要求9所述的非隔离双路双耳分时耳迷走神经刺激仪，其特征在于，+100V电压由升压电路产生，+100V连接D17的2管脚和D20的2管脚分别给第1路输出和第2路输出供电；D17的1管脚连接R23的2管脚、Q1的2管脚、Q9的2管脚以及R25的2管脚；R23的1管脚连接R81的2管脚和Q1的1管脚；R81的1管脚连接Q23的3管脚；Q23的1管脚连接Q27的3管脚和R69的2管脚；R69的1管脚连接OUT1+网络；Q23的2管脚连接Q27的1管脚和R93的2管脚；R93的2管脚和Q27的2管脚连接后接地；Q9的1管脚连接R25的1管脚以及R82的1管脚；R82的2管脚连接Q21的3管脚；Q21的1管脚连接R27的2管脚以及Q28的3管脚；Q28的1管脚连接Q21的2管脚以及R94的2管脚；R94的1管脚和Q 28的2管脚连接后接地；R94的1管脚连接OUT1-网络；Q1的3管脚连接D18的2管脚；Q9的3管脚连接D19的2管脚；D18的1管脚连接Q25的3管脚、R95的2管脚以及L1的1管脚；D19的1管脚连接Q22的3管脚、R86的2管脚以及L7的2管脚；Q25的1管脚连接R84的2管脚；R84的1管脚连接R89的2管脚以及模拟开关U4的3管脚；R89的1管脚接地；U4的5管脚连接OUT11-网络；U4的4管脚连接DA0网络；Q22的1管脚连接R31的2管脚；R31的1管脚连接R83的2管脚以及模拟开关U4的2管脚；R83的1管脚接地；U4的13管脚连接OUT11+网络；U4的1管脚连接DA0网络；R95的1管脚连接R96的2管脚以及OUTPUT1+DET网络；R96的1管脚连接R85的1管脚后接地；R85的2管脚连接Q25的2管脚；R86的1管脚连接R87的2管脚以及OUTPUT1-DET网络；R87的1管脚连接R48的1管脚后接地；R48的2管脚连接Q22的2管脚；L7的1管脚连接C15的1管脚以及OUTPUT1+网络；L1的2管脚连接C15的2管脚以及OUTPUT1-网络；此为第1路脉冲输出驱动电路，其中OUT1+、OUT1-、OUT11+、OUT11-由微处理器单片机NANO120SE3BN控制产生脉冲波形；DA0由微处理器单片机NANO120SE3BN控制输出电流强度；OUTPUT1+DET和OUTPUT1-DET网络由微处理器单片机NANO120SE3BN控制采集第1路输出电极和皮肤接触信息；OUTPUT1+网络和OUTPUT1-网络为第1路电极输出的高压脉冲刺激信号。

D20的1管脚连接R91的2管脚、Q29的2管脚、Q30的2管脚以及R92的2管脚；R91的1管脚连接R101的2管脚和Q29的1管脚；R101的1管脚连接Q33的3管脚；Q33的1管脚连接Q35的3管脚和R100的2管脚；R100的1管脚连接OUT2+网络；Q33的2管脚连接Q35的1管脚和R109的2管脚；R109的2管脚和Q35的2管脚连接后接地；Q30的1管脚连接R92的1管脚以及R102的1管脚；R102的2管脚连接Q31的3管脚；Q31的1管脚连接R97的2管脚以及Q36的3管脚；Q31的2管脚连接Q36的1管脚以及R110的2管脚；R110的1管脚和Q 36的2管脚连接后接地；R97的1管脚连接OUT2-网络；Q29的3管脚连接D21的2管脚；Q30的3管脚连接D22的2管脚；D21的1管脚连接Q34的3管脚、R111的2管脚以及L8的1管脚；D22的1管脚连接Q32的3管脚、R106的2管脚以及L9的2管脚；Q34的1管脚连接R104的2管脚；R104的1管脚连接R108的2管脚以及模拟开关U6的3管脚；R108的1管脚接地；U6的5管脚连接OUT22-网络；U6的4管脚连接DA1网络；Q32的1管脚连接R98的2管脚；R98的1管脚连接R103的2管脚以及模拟开关U6的2管脚；R103的1管脚接地；U6的13管脚连接OUT22+网络；U6的1管脚连接DA1网络；R111的1管脚连接R112的2管脚以及OUTPUT2+DET网络；R105的1管脚连接R112的1管脚后接地；R105的2管脚连接Q34的2管脚；R106的1管脚连接R107的2管脚以及OUTPUT2-DET网络；R107的1管脚连接R99的1管脚后接地；R99的2管脚连接Q32的2管脚；L9的1管脚连接C16的1管脚以及OUTPUT2+网络；L8的2管脚连接C16的2管脚以及OUTPUT2-网络；此为第2路脉冲输出驱动电路，其中OUT2+、OUT2-、OUT22+、OUT22-由微处理器单片机NANO120SE3BN控制产生脉冲波形；DA1由微处理器单片机NANO120SE3BN控制输出电流强度；OUTPUT2+DET和OUTPUT2-DET网络由微处理器单片机NANO120SE3BN控制采集第2路输出电极和皮肤接触信息；OUTPUT2+网络和OUTPUT2-网络为第2路电极输出的高压脉冲刺激信号。