[发明专利]一种时序/增益控制设备有效
申请号: | 201910122901.0 | 申请日: | 2019-02-18 |
公开(公告)号: | CN109828238B | 公开(公告)日: | 2021-03-02 |
发明(设计)人: | 曹志远;朱梦豪;张弛 | 申请(专利权)人: | 航天南湖电子信息技术股份有限公司 |
主分类号: | G01S7/02 | 分类号: | G01S7/02 |
代理公司: | 荆州市亚德专利事务所(普通合伙) 42216 | 代理人: | 李杰 |
地址: | 434000 湖*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 时序 增益 控制 设备 | ||
1.一种时序/增益控制设备,它由壳体(1)、时序增益控制板(2)、电源芯片(3)、测试孔连接器(4)、JTAG连接器(5)、TTL接口(6)、RS422接口(7)、PDS210连接器(8)、Flash、RAM构成,壳体(1)内安装有时序增益控制板(2)、电源芯片(3),壳体(1)外安装有测试孔连接器(4)、JTAG连接器 (5)、TTL接口(6)、RS422接口(7)、PDS210连接器(8);
其特征在于:时序增益控制板(2)包括FPGA芯片、EPCS64串行芯片、Flash、RAM、JTAG连接器(5)、50M晶振、RS422驱动芯片/TTL驱动芯片、PDS210连接器(8);FPGA芯片配置有NIOSⅡ_PROCESSER软核处理器,NIOSⅡ_PROCESSER软核处理器实现读写Flash接口和读写RAM接口;FPGA芯片通过一块RS422驱动芯片/TTL驱动芯片与PDS210连接器连接,通过另一块RS422驱动芯片/TTL驱动芯片分别连接有指拨开关、指示灯、复位按钮、测试孔连接器(4)、备份通讯接口;FPGA芯片配置有50M晶振,产生稳定的本振信号;FPGA芯片的时钟接口通过PDS210连接器(8)接入有16M时钟信号,与FPGA芯片所产生信号同步;PDS210连接器(8)的输出端与电源芯片(3)的输入端连接,为电源芯片(3)提供交流电源;一块RS422驱动芯片/TTL驱动芯片与PDS210连接器(8)的信号出入端连接,通过RS422驱动芯片/TTL驱动芯片产生两种增益控制信号电平:RS-422或3.3VTTL;FPGA芯片配置有EPCS64串行芯片,EPCS64串行芯片包括系统可编程ISP、flash访问接口,实现增益控制信号和时序方波信号双输出、双输入;FPGA芯片通过JTAG连接器(5)与PC机连接,JTAG连接器(5)包括系统可编程ISP,实现在线Flash编程;Flash存储器:可以永久存储时序参数和增益曲线数据;RAM存储器:划分为两块RAM,即时序参数RAM和增益曲线RAM,用于暂存数据,加快产生控制信号模块读写参数的速度;时序增益控制板(2)产生的增益控制信号和时序方波信号的电平形式,根据要求分为3.3VTTL和RS-422两种;增益控制信号根据增益曲线产生的随工作区方波时间变化的信号,用于控制接收机增益;时序方波信号根据时序参数和当前的时序码、参差码产生时序方波信号,保证各部件同步、正常工作。
2.根据权利要求1所述的一种时序/增益控制设备,其特征在于:所述的RS422驱动芯片/TTL驱动芯片的RS422驱动芯片为RS-422电平形式,其一对输入通过PDS210连接器(8)接收时序参数和增益曲线数据,一对输出通过PDS210连接器(8)返回设备状态。
3.根据权利要求1所述的一种时序/增益控制设备,其特征在于:所述的RS422驱动芯片/TTL驱动芯片的TTL驱动芯片有五位3.3VTTL电平输入接收时序码,三位3.3VTTL电平输入接收参差码;并根据时序码进行时序间的切换,根据参差码控制周期的参差。
4.根据权利要求1所述的一种时序/增益控制设备,其特征在于:所述的电源芯片(3)包括两种型号,型号为PTH05020WAH的电源芯片(3)提供0.9V和1.1V工作电压,型号为LT1764EQ-1.5的电源芯片(3)提供1.5V、2.5V和3.3V的工作电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于航天南湖电子信息技术股份有限公司,未经航天南湖电子信息技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910122901.0/1.html,转载请声明来源钻瓜专利网。