[发明专利]非易失性存储器设备的低待机功率与快速开启

说明书

本申请涉及用于驱动非易失性存储器系统的方法。待机检测电路检测非易失性存储器系统是否处于待机状态。响应于确定非易失性存储器系统处于待机状态，偏置控制电路减小提供给处于待机模式的非易失性存储器系统的驱动器的偏置电流。在已经减小偏置电流之后在待机模式下操作所述非易失性存储器系统，其中，维持指示所述待机模式的输出信号直到检测到读指令。

本申请是申请日为2016年8月19日，申请号为201680035643.7，发明名称为“非易失性存储器设备的低待机功率与快速开启”的申请的分案申请。

相关申请

本申请是于2015年12月11日提交的第14/966,990号美国专利申请的国际申请，其要求于2015年8月31日提交的第62/212,296号美国临时申请的权益，这两个申请通过引用以其整体并入本文。

背景

非易失性存储器设备被用在当电力不可用时要求保存信息的电子组件中。非易失性存储器设备可以包括只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)设备。一些存储器阵列利用可包括电荷俘获层的晶体管和栅极结构。电荷俘获层可以被编程为基于施加于存储器阵列或被存储器阵列接收的电压来储存数据。

发明内容

本公开提供了以下内容：

1)一种装置，包括：

非易失性存储器系统，其包括多个驱动器；以及

待机控制电路，其耦合到所述非易失性存储器系统，所述待机控制电路包括：

待机检测电路，其用于检测待机状态；

唤醒检测电路，其用于检测唤醒状态；以及

偏置控制电路，其耦合到所述多个驱动器、所述待机检测电路以及所述唤醒检测电路，所述偏置控制电路用于根据所述待机状态、所述唤醒状态或两者来控制向所述多个驱动器提供的偏置电流。

2)根据1)所述的装置，其中，所述偏置控制电路包括：

第一电流镜，其耦合到所述待机检测电路；以及

第二电流镜，其耦合到所述待机检测电路，

其中所述第二电流镜响应于从所述待机检测电路接收到指示所述非易失性存储器系统处于激活模式的输出而操作。

3)根据1)所述的装置，其中，所述待机控制电路还包括：

频率振荡器，其耦合到所述偏置控制电路的输出端；以及

倍压器，其耦合到所述频率振荡器，所述倍压器用于响应于来自所述频率振荡器的增加的频率而增加到所述非易失性存储器系统的电流。

4)根据1)所述的装置，其中，所述待机控制电路还包括：

第一分布式模拟驱动器，其耦合到所述非易失性存储器系统的第一扇区；以及

第二分布式模拟驱动器，其耦合到所述非易失性存储器系统的第二扇区，

其中所述第一分布式模拟驱动器和所述第二分布式模拟驱动器耦合到所述偏置控制电路。

5)根据1)所述的装置，其中，如果在所述非易失性存储器系统的至少三个时钟周期内不存在读请求，则所述待机检测电路提供所述设备处于待机模式的指示。

6)根据1)所述的装置，其中，所述非易失性存储器系统包括电荷俘获存储器设备。

7)根据1)所述的装置，其中，所述非易失性存储器系统包括硅-氧化物-氮化物-氧化物-硅(SONOS)存储器设备。

8)一种方法，包括：