[发明专利]一种多路信号快慢判决电路

权利要求书

1.一种多路信号快慢判决电路，所述电路主要包括：多路判决电路、缓冲电路、RS锁存电路以及逻辑运算电路；其中，所述多路信号快慢判决电路具体对N路信号进行快慢判决，其中N为≥2的正整数；

所述多路判决电路的输出端与所述缓冲电路的输入端连接，所述缓冲电路的输出端与所述RS锁存电路的输入端连接，所述RS锁存电路的输出端与所述逻辑运算电路的输入端连接，所述逻辑运算电路的使能端与所述多路判决电路的使能端连接；

所述多路判决电路由N个比较器组成，所述比较器中输入信号VIN与参考电压VREF比较，当VINVREF时，所述比较器对应的当前路的判决电路输出为高电平；当VINVREF时，所述比较器对应的当前路的判决电路输出为低电平；

所述逻辑运算电路为所述多路判决电路的控制电路，具体过程为：所述逻辑运算电路采集各路RS锁存器的输出信号，根据采集到的信号控制多路判决电路中各路判决电路的使能端；

所述根据采集到的信号控制多路判决电路中各路判决电路的使能端，具体步骤为：

S1、控制电路采集N路RS锁存器输出信号作为其逻辑运算的N位输入信号；

S2、第i路逻辑运算电路控制其N位输入信号中的第i位输入信号接地，其它位输入信号直接从RS锁存器的输出信号采集，其中，0≤i≤N-1；

S3、对各路逻辑运算电路经所述接地处理后的N位输入信号进行逻辑运算；

S4、将所述逻辑运算后的结果作为所述多路逻辑运算电路输出信号，实现对多路判决电路的控制。

2.根据权利要求1所述的多路信号快慢判决电路，其特征在于：所述多路判决电路具体为N路。

3.根据权利要求1所述的多路信号快慢判决电路，其特征在于：所述缓冲电路由N个缓冲器组成，用于将所述判决电路判决结果信号输出。

4.根据权利要求1所述的多路信号快慢判决电路，其特征在于：RS锁存电路由N个RS锁存器组成，RS锁存电路中的N个锁存器共用一个使能信号EN，当使能EN有效时，所述缓冲电路的输出BUF_OUTN-1,0输入到所述RS锁存电路的S端。

5.根据权利要求4所述的多路信号快慢判决电路，其特征在于：所述RS锁存电路实现保持0状态和置1的功能。

6.根据权利要求1所述的多路信号快慢判决电路，其特征在于：所述逻辑运算电路为所述多路信号快慢判决电路的控制电路，由N路逻辑运算电路组成。

7.根据权利要求6所述的多路信号快慢判决电路，其特征在于，所述根据采集到的信号控制多路判决电路中各路判决电路的使能端，具体为：当各路模拟信号开始输入时，若第i路输入信号变化最快，多路逻辑运算电路输出信号LOUTN-1,0中只有LOUTi为1，其他路逻辑运算电路输出为0，其中，0≤i≤N-1。