[发明专利]一种低待机功耗电路

说明书

本发明提供了一种低待机功耗电路，其电阻R1与稳压管Z1的负极相连接组成串联支路，串联支路与电容C1并联成并联支路，三极管Q2的基极、三极管Q3的集电极均连接到稳压管Z1的负极，三极管Q2的集电极、三极管Q3的基极和发射极连接到三极管Q4的基极，PMOS管Q1的栅极与三极管Q4的集电极连接，二极管D1的负极连接三极管Q4的基极，二极管D1的正极连接数字芯片的控制引脚；输入电压通过电阻R0与并联支路的一端相连接，输入电压通过电阻R0与三极管Q2的发射极以及PMOS管Q1的源极相连接，通过稳压管Z1为电容C1充电并通过PMOS管Q1的漏极输出电压给数字芯片供电。实现低功耗，相比于传统模拟方案的适配器，频率更高，体积更小，更轻。

技术领域

本发明涉及电力技术，具体的讲是一种低待机功耗电路。

背景技术

目前的电脑、手机、吸尘器等电器的充电器(适配器)通常采用模拟芯片控制，待机功耗较低，容易实现相关法规对待机功耗的要求。随着GaN、SiC等高性能器件的产生，适配器朝着高频、高效、高功率密度、数字化的方向发展，传统的模拟芯片支持不了高频需求，且控制不灵活，限制了适配器高频、小体积的需求。

数字芯片具有控制灵活、支持高频的特点，未来会开始在适配器等领域普及应用，但现有技术中，数字芯片待机功耗太大，超出相关法规对适配器的待机功耗的要求，限制数字芯片在在适配器等领域的应用。

发明内容

为了使数字控制的适配器也能实现低功耗，本发明实施例提供了一种低待机功耗电路，包括：PMOS管Q1、电阻R0、电阻R1、电容C1、三极管Q2、三极管Q3、三极管Q4以及稳压管Z1；其中，

电阻R1与稳压管Z1的负极相连接组成串联支路，所述串联支路与电容C1并联成并联支路，三极管Q2的基极、三极管Q3的集电极均连接到稳压管Z1的负极，三极管Q2的集电极、三极管Q3的基极和发射极连接到三极管Q4的基极，PMOS管Q1的栅极与三极管Q4的集电极相连接，PMOS管Q1的漏极连接数字芯片，二极管D1的负极连接三极管Q4的基极，二极管D1的正极连接数字芯片的控制引脚；

外部输入电压通过电阻R0与并联支路的一端相连接，外部输入电压通过电阻R0与三极管Q2的发射极以及PMOS管Q1的源极相连接，通过稳压管Z1为电容C1充电并通过PMOS管Q1的漏极输出电压给数字芯片供电。

本发明实施例中，所述的电路还包括：电阻R2；三极管Q4的集电极通过电阻R2与PMOS管Q1的源极相连接。

本发明实施例中，所述的电路还包括：电阻R3，二极管D1通过电阻R3连接到三极管Q4的基极，三极管Q3的发射极通过电阻R3连接到三极管Q4的基极。

本发明实施例中，电路还包括：电阻R4，三极管Q2的集电极、三极管Q3的基极均连接到电阻R4的一端，电阻R4的一端另通过电阻R3连接到三极管Q4的基极。

本发明实施例中，电路还包括：三极管Q5，所述的三极管Q5的集电极与三极管Q2的集电极、三极管Q3的基极相连接，三极管Q5的基极连接到数字芯片的控制引脚，三极管Q5的发射极接地。

本发明实施例中，三极管Q4的发射极接地，所述并联支路的另一端接地。

本发明实施例中，电路还包括：电阻R37，三极管Q4的发射极通过电阻R37连接到三极管Q4的基极。

本发明实施例中，所述的电阻R0的阻值至少为300kΩ

本发明实施例中，电路还包括：电阻R31，电阻R36，电阻R38，电阻R32以及电阻R27；

三极管Q3的集电极通过电阻R31连接到稳压管Z1的负极；

三极管Q2的集电极与电阻R32的一端相连接，电阻R32的另一端与三极管Q5的集电极相连接，电阻R32的另一端还通过电阻R36连接到三极管Q3；