[发明专利]带隙基准电路

说明书

一种带隙基准电路，包括：第一电流镜；带隙核心电路，所述带隙核心电路包括：第一双极型晶体管、第二双极型晶体管和第三双极型晶体管，第一双极型晶体管和第二双极型晶体用于形成正温度系数电流，第三双极型晶体管用于形成负温度系数电流；负反馈单元，所述负反馈单元适于提供第一电流至第一双极型晶体管的基极和第二双极型晶体管的基极的连接点，所述负反馈单元还适于提供第二电流至第三双极型晶体管的集电极，第一电流等于第二电流的两倍。所述带隙基准电路的性能得到提高。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种带隙基准电路。

背景技术

带隙基准电路具有低温度系数，低电源电压以及可与标准CMOS工艺兼容等优点，被广泛的应用于数/模转换、模/数转换、存储器以及开关电源等数模混合电路系统中。带隙基准电路输出电压的稳定性以及抗噪声能力是影响各种应用系统精度的关键因素。随着应用系统精度的不断提高，对带隙基准电路的温度、电压和工艺的稳定性要求也越来越高。

带隙基准电路的工作原理是：根据硅材料的带隙电压与温度无关的特性，利用双极性晶体管的基极-发射极的电压的负温度系数与不同电流密度下两个双极性晶体管基极-发射极电压的差值的正温度系数相互补偿，使输出的电压达到很低的温度漂移。

然而，现有的带隙基准电路的性能还有待提高。

发明内容

本发明解决的问题是提供一种带隙基准电路，以提高带隙基准电路的性能。

为解决上述问题，本发明提供一种带隙基准电路，包括：第一电流镜；带隙核心电路，所述带隙核心电路包括：第一双极型晶体管、第二双极型晶体管和第三双极型晶体管，第一双极型晶体管和第二双极型晶体用于形成正温度系数电流，第三双极型晶体管用于形成负温度系数电流，第一双极型晶体管的基极和第二双极型晶体管的基极连接，第三双极型晶体管的基极和第三双极型晶体管的集电极连接，第一双极型晶体管的集电极、第二双极型晶体管的集电极、第三双极型晶体管的集电极分别连接第一电流镜；负反馈单元，所述负反馈单元适于提供第一电流至第一双极型晶体管的基极和第二双极型晶体管的基极的连接点，所述负反馈单元还适于提供第二电流至第三双极型晶体管的集电极，第一电流等于第二电流的两倍。

可选的，所述带隙核心电路还包括：第一电阻和第二电阻，第一电阻的一端与第二双极型晶体管的发射极连接，第二电阻的一端与第三双极型晶体管的发射极连接，第一双极型晶体管的发射极、第一电阻的另一端以及第二电阻的另一端均连接至地线。

可选的，所述负反馈单元包括：第二电流镜，第二电流镜包括第一支路和第二支路，第一支路与第一双极型晶体管的基极和第二双极型晶体管的基极的连接点连接，第二支路与第三双极型晶体管的集电极连接，第一支路适于提供第一电流至第一双极型晶体管的基极和第二双极型晶体管的基极的连接点，第二支路适于提供第二电流至第三双极型晶体管的集电极。

可选的，第一支路包括第一MOS晶体管，第二支路包括第二MOS晶体管，第一MOS晶体管和第二MOS晶体管的类型为P型，第一MOS晶体管的源极和第二MOS晶体管的源极连接至电源线，第一MOS晶体管的栅极和第二MOS晶体管的栅极连接，第一MOS晶体管的漏极连接至第一双极型晶体管的基极和第二双极型晶体管的基极的连接点连接，第二MOS晶体管的漏极连接至第三双极型晶体管的集电极。

可选的，所述负反馈单元还包括：运算放大器，所述运算放大器具有第一输入端和第二输入端，第一输入端与第一双极型晶体管的集电极连接，第二输入端与第二双极型晶体管的集电极连接，所述运算放大器的输出端与第一MOS晶体管的栅极以及第二MOS晶体管的栅极连接。

可选的，第一MOS晶体管的沟道宽长比与第二MOS晶体管的沟道宽长之间的比值为2：1。