[发明专利]读取余量控制电路、包括其的存储器控制器和电子设备

权利要求书

1.一种读取余量控制电路，包括：

延迟电路，被配置为延迟数据输入/输出信号并生成具有彼此不同相位的多个延迟信号；

采样器，被配置为基于数据选通信号对多个延迟信号进行采样，以生成多个采样值；以及

确定器，被配置为基于多个采样值来确定数据输入/输出信号的数据有效窗口。

2.根据权利要求1所述的读取余量控制电路，其中，延迟电路包括串联连接的多个延迟级，

其中，多个延迟信号分别从多个延迟级输出，以及

其中，基于多个延迟级的每一个的传播延迟来确定多个延迟信号之间的相位差。

3.根据权利要求1所述的读取余量控制电路，其中，多个延迟信号包括第一延迟信号、延迟少于第一延迟信号的多个第二延迟信号以及延迟多于第一延迟信号的多个第三延迟信号，以及

其中，多个采样值包括通过对第一延迟信号进行采样而生成的第一采样值、通过分别对多个第二延迟信号进行采样而生成的多个第二采样值以及通过分别对多个第三延迟信号进行采样而生成的多个第三采样值。

4.根据权利要求3所述的读取余量控制电路，其中，确定器还被配置为将第一采样值与多个第二采样值中的每一个进行比较，并且将第一采样值与多个第三采样值中的每一个进行比较。

5.根据权利要求4所述的读取余量控制电路，其中，确定器包括多个逻辑门，每个逻辑门对第一采样值和多个第二采样值中的一个或多个第三采样值中的一个执行异或运算，或者对第一采样值和多个第二采样值中的一个或多个第三采样值中的一个执行异或非运算。

6.根据权利要求4所述的读取余量控制电路，其中，确定器还被配置为基于多个第二采样值和多个第三采样值中与第一采样值匹配的至少一个采样值来确定数据有效窗口的大小。

7.根据权利要求4所述的读取余量控制电路，还包括：

第一延迟单元，被配置为延迟数据输入/输出信号；以及

第二延迟单元，被配置为延迟数据选通信号，

其中，延迟电路还被配置为接收第一延迟单元的第一输出，以及

其中，采样器还被配置为接收第二延迟单元的第二输出。

8.根据权利要求7所述的读取余量控制电路，还包括：

代码生成器，被配置为基于由确定器确定的数据有效窗口生成用于调整第一延迟单元的第一延迟量或第二延迟单元的第二延迟量的代码。

9.根据权利要求8所述的读取余量控制电路，其中，代码生成器还被配置为基于多个第二采样值中与第一采样值不匹配的至少一个采样值来生成代码，使得数据输入/输出信号相对于数据选通信号被更多延迟。

10.根据权利要求8所述的读取余量控制电路，其中，代码生成器还被配置为基于多个第三采样值中与第一采样值不匹配的至少一个采样值来生成代码，使得数据选通信号相对于数据输入/输出信号被更多延迟。

11.一种存储器控制器，包括：

延迟电路，被配置为延迟从存储设备发送的数据输入/输出信号，以生成第一延迟信号、延迟少于第一延迟信号的多个第二延迟信号以及延迟多于第一延迟信号的多个第三延迟信号；

采样器，被配置为在从存储设备发送的数据选通信号的上升沿处对第一延迟信号、多个第二延迟信号和多个第三延迟信号进行采样，并且在数据选通信号的下降沿处对第一延迟信号、多个第二延迟信号和多个第三延迟信号进行采样；以及

确定器，被配置为基于在上升沿和下降沿分别被采样的第一延迟信号的第一上升采样值和第一下降采样值来确定数据输入/输出信号的数据有效窗口。

12.根据权利要求11所述的存储器控制器，其中，延迟电路包括多个延迟级，被配置为延迟数据输入/输出信号，以及

其中，第一延迟信号、多个第二延迟信号和多个第三延迟信号分别从多个延迟级输出。