[发明专利]一种编码器

说明书

本发明公开一种编码器，所述编码器包括数量与其输出端个数相同的权值编码模块构成，每个权值编码模块均包括并接在电源正极和输出端之间的若干个由一个正极性可控开关和一个负极性可控开关串联而成的对管和一个单独的正极性可控开关，以及连接在输出端和地之间的一个下拉电阻，正极性可控开关和负极性可控开关的控制端连接所述编码器的输入端，所述编码器的转换时间与编码位数及可控开关数量都无关，仅相当于一个可控开关的转换时间，大大提高了编码速度；由于所述编码器只由工作在通断状态的可控开关和电阻组成，大大降低了所述编码器的功耗。

技术领域

本发明属于编码器技术领域，具体涉及一种编码器。

背景技术

并行比较型A/D转换器（又称Flash ADC）与其它类型模拟数字信号转换器ADC相比，具有转换时间短、转换速度快的优点。可是，当转换位数较多时，其硬件开销将快速增加，电路变得非常复杂，转换时间也将加长。原因是：（1）Flash ADC要对输入模拟信号进行量化，然后再对所有量化电平进行比较和保存。当转换输出的二进制位数为n时量化电平数将有2ⁿ-1个，所需比较器和触发器都将达到2ⁿ-1个，硬件成本显著提高；（2）Flash ADC拥有一个把触发器储存的比较后状态转换成二进制数的优先编码器。当转换位数增多时需要更多半导体元件，组合电路按照几何级数增加，在扇入数受限情况下，必须增加组合电路级数，也自然增加了优先编码器的延时。

针对第一种情况，已经有很多文献提出了解决方案；针对第二种情况，虽然已做了一些工作，但效果不佳。如申请号为98125226.5的中国专利公开了一种优先编码器，主要由逻辑门和选择门实现；申请号为201810316264.6的中国专利也公开了一种优先编码器，主要采用已有的集成组合电路实现。由于过多地采用组合电路，当优先编码器输入端数量较多时，电路不仅复杂而且延时明显增加。

发明内容

为了解决现有技术中存在的上述问题，本发明提出一种编码器。

为实现上述目的，本发明采用如下技术方案：

一种编码器，包括个输入端和个输出端，，为正整数。所述编码器包括个权值编码模块，第权值编码模块包括并接在电源正极和输出端之间的个对管和一个单独的正极性可控开关以及连接在输出端和地之间的一个下拉电阻，，；每个对管由一个正极性可控开关和一个负极性可控开关串联而成，正极性可控开关的控制端接高电平时导通、接低电平时断开，负极性可控开关的控制端接高电平时断开、接低电平时导通；第个对管的正极性可控开关的控制端和负极性可控开关的控制端分别与输入端、相连，；单独的正极性可控开关的控制端与输入端相连。

与现有技术相比，本发明具有以下有益效果：

本发明提出的编码器由相互独立且并行连接的数量与所述编码器输出端个数相同的权值编码模块构成，每个权值编码模块均包括并接在电源正极和输出端之间的若干个由一个正极性可控开关和一个负极性可控开关串联而成的对管和一个单独的正极性可控开关，以及连接在输出端和地之间的一个下拉电阻，正极性可控开关和负极性可控开关的控制端连接所述编码器的输入端。所述编码器的转换时间与编码位数及可控开关数量都无关，仅相当于一个可控开关的转换时间，大大提高了编码速度；由于所述编码器只由工作在通断状态的可控开关和电阻组成，大大降低了所述编码器的功耗。

附图说明

图1为本发明实施例一种编码器的组成框图；

图2为一个4位编码器的结构示意图。

具体实施方式

下面结合附图对本发明作进一步详细说明。