[发明专利]半导体保护用粘合带和处理半导体的方法

说明书

本发明的目的在于，提供一种半导体保护用粘合带、以及使用该半导体保护用粘合带的处理半导体的方法，所述半导体保护用粘合带在半导体制造工艺中贴附于半导体器件的电路面时，可以透过粘合带来识别半导体器件上的电路图案，并且即使在供于180℃以上的高温处理时也能够发挥出高抗静电性能。本发明为一种半导体保护用粘合带，其具有粘合剂层和层叠于该粘合剂层的一个面的导电层，上述粘合剂层侧的表面电阻率在180℃、6小时的加热之前和之后均为1.0×10⁴Ω/□以上且9.9×10¹³Ω/□以下，并且从上述导电层侧所测得的可见光透射率为30％以上。

技术领域

本发明涉及半导体保护用粘合带、以及使用该半导体保护用粘合带的处理半导体的方法，所述半导体保护用粘合带在半导体制造工艺中在贴附于半导体器件的电路面时可以透过粘合带来识别半导体器件上的电路图案，并且即使在供于180℃以上的高温处理时也可以发挥出高抗静电性能。

背景技术

在半导体器件的制造工序中，为了在加工时容易操作，避免破损等，在半导体器件的电路面上贴附粘合带来加以保护。对于这类粘合带来说，为了避免因静电而损坏电路等，要求优异的抗静电性能。

作为抗静电性能优异的粘合带，已知例如在粘合剂层中分散有导电性填料的抗静电粘合带(例如专利文献1～3等)。

现有技术文献

专利文献

专利文献1：日本特开2012-007093号公报

专利文献2：日本特开平9-207259号公报

专利文献3：日本特开2016-089021号公报

发明内容

发明所要解决的课题

在半导体器件的制造工序中，有时从粘合带侧来识别半导体器件的电路图案而进行加工时的定位等，因此对于粘合带还要求优异的透明性。但是，对于以往的抗静电粘合带而言，如果配合导电性填料至足以赋予充分的抗静电性能，则透明性降低。当将这种透明性低的粘合带贴附于半导体器件时，存在无法透过粘合带来识别半导体器件上的电路图案而使工序管理变得困难的问题。

另外，随着近年的半导体器件的高性能化，越来越多地对半导体器件的表面进行180℃以上的高温处理。例如，作为新一代的技术，使用将多个半导体芯片层叠而使器件飞跃地得以高性能化、小型化的TSV(Through Si via，硅通孔)的三维层叠技术备受关注。TSV除了实现半导体安装的高密度化以外，还能够通过缩短连接距离而实现低噪音化、低电阻化，存取速度非常快，使用中产生的热量的释放方面也优异。在这种TSV的制造中，需要进行使经研削而得的薄膜晶片形成凸起、或在背面形成凸起、或在三维层叠时进行回流等180℃以上的高温处理工艺。

但是，对于以往的抗静电粘合带来说存在如果供于180℃以上的高温处理则抗静电性能显著下降的问题。

本发明是鉴于上述现状而进行的，其目的在于，提供一种半导体保护用粘合带和使用该半导体保护用粘合带的处理半导体的方法，所述半导体保护用粘合带在半导体制造工艺中在贴附于半导体器件的电路面时可以透过粘合带来识别半导体器件上的电路图案，并且即使在供于180℃以上的高温处理时也可以发挥出高抗静电性能。

用于解决课题的方案

本发明的一实施方式为一种半导体保护用粘合带，其具有粘合剂层、和层叠于该粘合剂层的一个面的导电层，上述粘合剂层侧的表面电阻率在180℃、6小时的加热之前和之后均为1.0×10⁴Ω/□以上且9.9×10¹³Ω/□以下，并且从上述导电层侧测得的可见光透射率为30％以上。

以下对本发明进行详述。