[发明专利]编码装置和系统

说明书

提供一种编码装置和系统。该编码装置包括：第一缓存，用于缓存量化电路输入的图像块的量化系数；信息生成电路，用于对图像块的量化系数依次进行检测，以获取行程编码信息；第二缓存，用于缓存信息生成电路生成的行程编码信息；处理电路，用于当第二缓存存储有行程编码信息时，从第二缓存中读取行程编码信息，从第一缓存中读取行程编码信息对应的量化系数，并向熵编码电路输出行程编码信息及其对应的量化系数。上述技术方案中，若干个量化系数的行程编码信息确认之后，行程编码信息的提取过程与量化系数的熵编码过程即可并行执行，提高了编码装置的并行度。

版权申明

本专利文件披露的内容包含受版权保护的材料。该版权为版权所有人所有。版权所有人不反对任何人复制专利与商标局的官方记录和档案中所存在的该专利文件或者该专利披露。

技术领域

本申请涉及视频编解码领域，并且更为具体地，涉及一种编码装置和系统。

背景技术

视频编码技术可以对视频数据进行压缩，从而方便视频数据的存储和传输。目前，视频编码技术广泛应用于各个领域，如移动终端领域，无人机图传领域等。

目前，有些视频编码协议要求在熵编码之前，先对量化后的交流(alternatingcurrent，AC)系数进行level-run的编码，Level-run信息可用于表征接下来需要编码的非零AC系数的数量。

传统技术中，行程编码和熵编码的过程需要对量化系数进行两次遍历，耗时较长。因此，传统技术存在编码效率低的问题。

发明内容

本申请提供一种编码装置和系统，能够提高编码效率。

第一方面，提供一种编码装置，所述编码装置包括：第一缓存，用于缓存量化电路输入的图像块的量化系数；信息生成电路，用于对所述图像块的量化系数依次进行检测，以获取行程编码信息，所述行程编码信息包括level-run信息、zero-run信息以及直流分量DC系数的标识信息中的至少一种；第二缓存，用于缓存所述信息生成电路生成的行程编码信息；处理电路，用于当所述第二缓存存储有行程编码信息时，从所述第二缓存中读取所述行程编码信息，从所述第一缓存中读取所述行程编码信息对应的量化系数，并向熵编码电路输出所述行程编码信息及其对应的量化系数。

第二方面，提供一种编码装置，所述编码装置包括：变换电路，用于生成图像块的变换系数；扫描电路，用于将所述变换系数从二维数据转换成一维数据序列；量化电路，用于对所述一维数据序列进行量化，生成所述图像块的量化系数；熵编码电路，用于对所述量化系数进行熵编码。

第三方面，提供一种编码系统，所述编码系统包括：如第一方面或第二方面所述的编码装置；内存，所述内存包括用于存储所述编码装置输出的码流的环形存储空间。

本申请提供的编码装置通过引入两个缓存、信息生成电路以及处理电路，将量化系数的写入逻辑与量化系数的读出逻辑相互隔离，使得若干个量化系数的行程编码信息确认之后，行程编码信息的提取过程与量化系数的熵编码过程即可并行执行，而且行程编码与量化过程之间的硬件流水不会被打断，提高了编码装置的并行度。

附图说明

图1是图像帧、条带、分量、码流关系的一个示例图。

图2是RAW格式的图像的4个分量的排布图案。

图3是图像帧、条带、分量、码流关系的另一示例图。

图4是编码装置的通用架构的示意图。

图5是本申请一个实施例提供的编码装置的硬件架构示意图。

图6是图5所示的编码装置的硬件架构的电路模块的时序图。

图7是本申请另一实施例提供的编码装置的硬件架构示意图。