[发明专利]多瓦片、多芯片处理布置中的同步

权利要求书

1.一种操作系统的方法，包括被划分成多个域的多个处理器的瓦片，其中在每个域内，瓦片通过时间确定性互连的相应实例彼此连接，并且在域之间，瓦片通过非时间确定性互连彼此连接；所述方法包括：

在跨越域的一些或所有瓦片的参与组中的每个相应的一个上，执行计算级，其中相应的瓦片执行相应的一个或多个瓦片上计算，但既不向也不从组中的任何其他瓦片传送计算结果；

在所述一个或多个域中的每个相应的一个域内，执行相应的内部屏障同步以要求相应的域中的所有参与瓦片在相应的域中的任何参与瓦片被允许继续到内部交换阶段之前已经完成计算阶段，从而在所述一个或多个域中的单独每一个域内部的所有参与瓦片之间建立共同时间参考；

在相应的内部屏障同步之后，在所述一个或多个域中的每个内执行所述内部交换阶段，其中相应的域内的每个参与瓦片通过时间确定性互连向和/或从同一域内的一个或多个其他参与瓦片传送其相应计算的一个或多个结果，但既不向也不从任何其他所述域传送计算结果；

执行外部屏障同步以要求所述域的所有参与瓦片在任何参与瓦片被允许继续到外部交换阶段之前已经完成内部交换阶段，从而在跨越域的所有参与瓦片之间建立共同时间参考；和

在所述外部屏障同步之后，执行外部交换阶段，其中一个或多个参与瓦片与另一个域通过非时间确定性互连传送一个或多个所述计算结果。

2.根据权利要求1所述的方法，其中通过非时间确定性互连的传送被排队，但是瓦片之间通过时间确定性互连的传送不被排队。

3. 根据权利要求1或2所述的方法，其中在时间确定性互连上，每对发送瓦片和接收瓦片之间的传送通过以下方式执行：

从发送瓦片发送消息，和

控制接收瓦片在发送瓦片发送之后的预定时间间隔内监听发送瓦片的地址，

其中预定时间间隔等于发送瓦片和接收瓦片之间的总预定延迟，时间间隔由具有关于延迟的预定信息的编译器设置。

4.根据权利要求1或2所述的方法，其中：在物理层、传输层或网络层上，非时间确定性互连是有损的，而时间确定性互连是无损的。

5.根据权利要求1或2所述的方法，其中每个域是不同的相应芯片，时间确定性互连是内部芯片上互连，并且非时间确定性互连是芯片之间的外部互连。

6.根据权利要求1或2所述的方法，其中每个域包括多个芯片，时间确定性互连是外部无损芯片间互连，并且非时间确定性互连是外部有损互连。

7.根据权利要求1或2所述的方法，包括执行一系列重复的迭代，每个包括计算级的相应实例，接着是内部屏障同步的相应实例，接着是内部交换阶段的相应实例，接着是外部屏障同步的相应实例，接着是外部交换阶段的相应实例；其中，不允许每个连续的迭代继续进行，直至执行了紧接在前的迭代的外部屏障同步。

8.根据权利要求1或2所述的方法，包括执行一顺序的计算阶段的实例，每个接着是内部交换阶段的相应实例，然后是内部屏障同步的相应实例，其中外部屏障同步接着所述顺序中计算阶段的最后实例。

9.根据权利要求7所述的方法，包括执行一顺序的计算阶段的实例，每个接着是内部交换阶段的相应实例，然后是内部屏障同步的相应实例，其中外部屏障同步接着所述顺序中计算阶段的最后实例；

其中一个或多个所述迭代中的每一个包括相应顺序的计算阶段的多个实例，每个接着是内部交换阶段的相应实例，然后是内部屏障同步的相应实例，其中相应的外部屏障同步接着相应顺序中计算阶段的最后实例。

10.根据权利要求1或2所述的方法，其中内部屏障同步和外部屏障同步中的每一个通过执行包括操作码和操作数的同步指令来执行，其中操作码将同步指令的模式指定为内部或外部，并且其中操作码在执行时使时间确定性互连中的硬件逻辑在操作数指定内部模式时协调内部屏障同步的性能，并且使非时间确定性互连中的硬件逻辑在操作数指定外部模式时协调外部屏障同步的性能。