[实用新型]宽带小步进低杂散频率源

说明书

本实用新型公开了一种宽带小步进低杂散频率源，包括控制模块、与所述控制模块连接的供参模块和输出模块、以及分别与所述控制模块、供参模块和输出模块连接的电源模块，所述供参模块和输出模块通过低通滤波器连接，所述控制模块包括型号为STM32F103TBU7的控制芯片U1、与U1连接的第一外围电路，所述供参模块包括型号为HMC833LP6GE的PLL芯片U2、与U2连接的第二外围电路，所述输出模块包括型号为LMX2594RHAR的PLL芯片U3、与U3连接的第三外围电路，所述电源模块包括MIC5319芯片U4、LT3045EDD芯片U5、HMC1060LP3E芯片U6，以及与所述U4、U5、U6连接的第四外围电路。本实用新型规避掉了整数边界的杂散，实现了‑65dBc低杂散指标，同时还实现了10MHz～15GHz的宽带输出频率和1Hz的小步进，且电路集成度高，体积小。

技术领域

本实用新型涉及一种频率源，具体地说，是涉及一种宽带小步进低杂散频率源。

背景技术

仅可工作在鉴频鉴相器参考频率整数倍的PLL和VCO组合(PLL/VCO)称为整数N分频PLL；具有更精细频率步进的PLL/VCO称为小数N分频PLL。小数N分频PLL/VCO相对于鉴相器参考频率虽然具有更为精细的频率步进，但它会产生称为整数边界杂散(IBS)的杂散输出，例如当参考为50MHz，VCO输出为2001MHz时，在输出频率偏移1MHz处存在杂散，此时的杂散在要求不高的情况下勉强能够接受，但当输出频率越接近2000MHz时，整数边界杂散越大。所以当步进达到kHz级别，且要实现宽带低杂散指标时，采用单个小数分频锁相环是无法实现的。

申请号为CN201110115948.8的文件公开了一种直接数字频率锁相倍频器电路，达到了输出波形失真小、能有效抑制杂散分量、结构简单、功耗低的效果，如图1所示，但所采用的锁相环芯片LMX2487E集成度不高，导致电路复杂、体积大，而且在该电路中只使用了单个锁相环路，使得整数边界的存在杂散。

实用新型内容

本实用新型的目的在于提供一种宽带小步进低杂散频率源，解决小数分频锁相环整数边界存在杂散，且电路集成度低，导致体积大的问题。

为实现上述目的，本实用新型采用的技术方案如下：

宽带小步进低杂散频率源，包括控制模块、与所述控制模块连接的供参模块和输出模块、以及分别与所述控制模块、供参模块和输出模块连接的电源模块，所述供参模块和输出模块通过低通滤波器连接，所述控制模块包括型号为STM32F103TBU7的控制芯片U1、与控制芯片U1连接的第一外围电路，所述供参模块包括型号为HMC833LP6GE的PLL芯片U2、与PLL芯片U2连接的第二外围电路，所述输出模块包括型号为LMX2594RHAR的PLL芯片U3、与PLL芯片U3连接的第三外围电路，所述电源模块包括MIC5319芯片U4、LT3045EDD芯片U5、HMC1060LP3E芯片U6，以及与所述U4、U5、U6连接的第四外围电路。

进一步地，所述第四外围电路包括一端与电源VDD连接、另一端分别与U4的VIN端和EN端连接的磁珠FB1，并联后一端与U4的VIN端和EN端连接、另一端接地的电容C102和电容C103，一端与U4的BYP端连接、另一端接地的电容C107，并联后一端与U4的VOUT端连接、另一端接地的电容C104和电容C105；

一端与电源VDD连接、另一端分别与U5的1脚、2脚和6脚连接的磁珠FB2，并联后一端分别与U5的1脚、2脚和6脚连接、另一端接地的电容C10和电容C35，并联后一端与U5的7脚连接、另一端接地的电容C13和电阻R11，并联后一端分别与U5的9脚和10脚连接、另一端接地的电容C11和电容C36，并联后分别与U5的9脚和10脚连接的磁珠FB4和磁珠FB5；