[实用新型]一种高速随机信号脉冲驱动器

权利要求书

1.一种高速随机信号脉冲驱动器，其特征在于，它包括CML信号转换电路（1）、脉冲产生模块（2）、数字信号处理模块（3）、温度传感器模块（4）、数字模拟转换模块（5）及大功率高速开关模块（6），所述CML信号转换电路（1）与脉冲产生模块（2）连接，脉冲产生模块（2）与数字信号处理模块（3）及大功率高速开关模块（6）连接，数字信号处理模块（3）与温度传感器模块（4）及数字模拟转换模块（5）连接，数字模拟转换模块（5）与大功率高速开关模块（6）连接。

2.根据权利要求1所述的高速随机信号脉冲驱动器，其特征在于，所述的CML信号转换电路（1）由电流镜负载共源放大器、整形电路及上升沿同步电路构成；所述电流镜负载共源放大器为三组且结构相同，其中一组由场效应管M0、场效应管M1、场效应管M2、场效应管M3、场效应管M4、场效应管M5以及电阻R0、电阻R1构成，其中，电阻R0、电阻R1的一端与场效应管M2、场效应管M3的栅极连接，电阻R0、电阻R1的另一端与地连接，场效应管M2的漏极与场效应管M0的漏极连接，场效应管M3的漏极与场效应管M1的漏极连接，场效应管M0的栅极与场效应管M0的漏极连接，场效应管M0、场效应管M1的源极连接置电源电压VDD，场效应管M2、场效应管M3的源极连接至设备内部电流源；

所述整形电路为三组且结构相同，其中一组由场效应管M4、场效应管M5及电阻R2构成，其中，场效应管M4、场效应管M5的栅极与栅极连接，场效应管M4、场效应管M5的漏极与漏极连接构成反相器结构，同时场效应管M4、场效应管M5的栅极以及场效应管M4、场效应管M5的漏极之间跨接电阻R2形成自偏置结构；

其余两组电流镜负载共源放大器分别由场效应管M10、场效应管M11、场效应管M12、场效应管M13、电阻R3、电阻R4及场效应管M18、场效应管M19、场效应管M20、场效应管M21以及电阻R6、电阻R7构成；

其余两组整形电路由场效应管M14、场效应管M15、电阻R5及场效应管M22、场效应管M23、电阻R8构成；

所述同步电路由场效应管M6、场效应管M8、场效应管M16、场效应管M17、场效应管M24、场效应管M27、场效应管M7、场效应管M9、场效应管M26及场效应管M25构成，其中，场效应管M6、场效应管M8、场效应管M16、场效应管M17、场效应管M24及场效应管M27的栅极与整形电路中的场效应管M14、场效应管M15的漏极连接，场效应管M7的源极与场效应管M6的漏极连接，场效应管M7的漏极与场效应管M6的源极连接，场效应管M8的源极与场效应管M9的漏极连接，场效应管M8的漏极与场效应管M9的源极连接，采用对称结构，场效应管M24的源极与场效应管M25的漏极连接，场效应管M24的漏极与场效应管M25的源极连接，场效应管M26的源极与场效应管M27的漏极连接，场效应管M26的漏极与场效应管M27的源极连接；场效应管M17和场效应管M16的栅极相连，场效应管M16的源极接电源电压VDD，场效应管M16的漏极与场效应管M17的漏极相连，场效应管M17的源极接地，场效应管M7、场效应管M9、场效应管M25及场效应管M26的栅极与场效应管M16的漏极相连接；由场效应管M8、场效应管M17、场效应管M26的漏极产生三路方波信号并输入到脉冲产生模块（2）。

3.根据权利要求1所述的高速随机信号脉冲驱动器，其特征在于，所述的脉冲产生模块（2）由场效应管M28、场效应管M29、场效应管M30、场效应管M31、场效应管M32、场效应管M33、场效应管M34、场效应管M35、场效应管M36、延时单元（7）、二四译码器（8）、第一两输入与门（9）、第二两输入与门（10）、第三两输入与门（11）、第四两输入与门（12）及第五两输入与门（13）构成；所述场效应管M28作为基准电流镜，场效应管M28的漏极接外部电流源，场效应管M28的源极接地，场效应管M28的栅极同时与场效应管M29、场效应管M30、场效应管M31、场效应管M32、场效应管M33、场效应管M34的栅极连接，场效应管M29、场效应管M30、场效应管M31、场效应管M32、场效应管M33、场效应管M34的源极均接地，场效应管M29、场效应管M30、场效应管M31、场效应管M32、场效应管M33、场效应管M34的漏极与对应的数控开关W[0]～W[5] 的一端连接，场效应管M35的漏极与数控开关W[0]～W[5] 的另一端连接；场效应管M35的漏极同时与场效应管M35、场效应管M36的栅极连接，场效应管M35、场效应管M36的源极均连接在VDD上；CML信号转换电路（1）产生的时钟信号CLK’连接到延时单元（7）的输入端，延时单元（7）的输出信号连接到第一两输入与门（9）的一个输入端；CML信号转换电路（1）产生的时钟信号CLK’连接到第一两输入与门（9）的另一个输入端；CML信号转换电路（1）产生的数据信号D0’、D1’输入到二四译码器（8）的输入端，二四译码器（8）的四路输出分别连接到第二两输入与门（10）、第三两输入与门（11）、第四两输入与门（12）、第五两输入与门（13）的其中一个输入端；第一两输入与门（9）的输出信号连接到第二两输入与门（10）、第三两输入与门（11）、第四两输入与门（12）、第五两输入与门（13）的另一个输入端；第二两输入与门（10）、第三两输入与门（11）、第四两输入与门（12）、第五两输入与门（13）的输出信号SW0、SW1、SW2、SW3连接到大功率高速开关模块（6）的输入端。