[实用新型]一种双trench结构的低残压ESD浪涌防护器件

说明书

本实用新型公开了一种双trench结构的低残压ESD浪涌防护器件，包括P+sub区域，P+sub区域上由内向外依次设置有P+扩区区域、N+扩区区域、N‑Epi区域、P+环区域、trench1区域和trench2区域；其中trench1区域采用SiO2填充作隔离使用，trench2区域采用多晶填充作电连接使用。本实用新型设计合理，利用深槽互连实现了纵向泄放，表面互连的SCR器件，该器件电容相对于CMOS结构器件具有更低电容特性，而且由于是单元包结构，器件更容易集成实现多路保护。

技术领域

本实用新型属于半导体元器件装置，更具体地说，涉及一种双trench结构的低残压ESD浪涌防护器件。

背景技术

随着IC特征尺寸的不断降低，主控IC耐压能力进一步降低，为了能够确保ESD保护效果，低残压保护器件被不断开发出来，SCR结构保护器件就是其中的典型产品，然而由于结构比较复杂，工艺差异很大，不管借用现有的哪种工艺平台都需要用特有的工艺去加工。

考虑到工艺限制，产线不一定都有台面刻槽工艺，为了实现高度集成的SCR保护器件，本发明引入了一种新的工艺结构来实现SCR器件。

实用新型内容

针对现有技术存在的不足，本实用新型的目的在于提供了一种双trench结构的低残压ESD浪涌防护器件，设计合理，利用深槽互连实现了纵向泄放，表面互连的SCR器件，该器件电容相对于CMOS结构器件具有更低电容特性，而且由于是单元包结构，器件更容易集成实现多路保护。

为实现上述目的，本实用新型提供了如下技术方案：

一种双trench结构的低残压ESD浪涌防护器件，其特征在于：包括P+sub区域，P+sub区域上由内向外依次设置有P+扩区区域、N+扩区区域、N-Epi区域、P+环区域、trench1区域和trench2区域；其中trench1区域采用SiO2填充作隔离使用，trench2区域采用多晶填充作电连接使用。

作为一种优化的技术方案，所述trench2区域内填充高浓度的多晶，连接P+sub区域和N+扩区区域，淀积金属层Al形成金属互连，使得多晶与表面P+环区域和N-Epi区域形成互连。

由于采用了上述技术方案，与现有技术相比，本实用新型设计合理，利用深槽互连实现了纵向泄放，表面互连的SCR器件，该器件电容相对于CMOS结构器件具有更低电容特性，而且由于是单元包结构，器件更容易集成实现多路保护。

参照附图和实施例对本实用新型做进一步说明。

附图说明

图1是本实用新型一种实施例的俯视的结构示意图；

图2为本实用新型一种实施例的侧视结构示意图。

具体实施方式

实施例

如图1-2所示，一种双trench结构的低残压ESD浪涌防护器件，包括P+sub区域，P+sub区域上由内向外依次设置有P+扩区区域21、N+扩区区域26、N-Epi区域22、P+环区域23、trench1区域24和trench2区域25，其中trench1区域采用SiO₂填充作隔离使用，trench2区域采用多晶填充作电连接使用。

所述trench2区域内填充高浓度的多晶，连接P+sub区域和N+扩区区域，淀积金属层Al形成金属互连，使得多晶与表面P+环区域和N-Epi区域形成互连。

本实施例的芯片工艺是在高参杂的P+衬底材料(P+sub)上，通过注入退火方式形成N+埋层区。生长外延层N-Epi，通过注入退火形成N+Deep区，再通过注入退火，分别形成N+扩区和P+扩区。深槽刻蚀形成沟槽，沟槽内填充二氧化硅。