[实用新型]一种基带控制系统

权利要求书

1.一种基带控制系统，其特征在于：包括ZYNQ芯片、FPGA芯片、QSPI、EMMC、DDR3L、数模转换器、高速数模转换器、高速模数转换器，QSPI的大小为128Mbit，EMMC的大小为8GB，所述DDR3L的大小为8Gb+1Gb，所述数模转换器为AD5682、高速数模转换器为AD9163、高速模数转换器为AD6688；

所述FPGA芯片、QSPI、EMMC、DDR3L、AD5682、AD6688、AD9163分别与ZYNQ芯片连接。

2.根据权利要求1所述的一种基带控制系统，其特征在于：所述ZYNQ芯片包括PS侧和PL侧，所述PS侧包括BANK500端口、BANK501端口、BANK502端口，所述PL侧包括BANK0端口、HP端口、HR端口、GTX端口；

所述FPGA芯片包括GTX端口、HP端口、HR端口、BANK0端口；

所述FPGA芯片通过4组GTX高速串行总线与ZYNQ芯片的GTX端口连接。

3.根据权利要求2所述的一种基带控制系统，其特征在于：所述AD5682与ZYNQ芯片的HR端口连接，AD6688分别与ZYNQ芯片的HP端口、ZYNQ芯片的HR端口以及ZYNQ芯片的GTX端口连接，AD9163分别与ZYNQ芯片的HP端口、ZYNQ芯片的HR端口以及ZYNQ芯片的GTX端口连接。

4.根据权利要求2所述的一种基带控制系统，其特征在于：所述QSPI和EMMC分别与ZYNQ芯片的BANK500端口连接；

大小为8Gb+1Gb的所述DDR3L分为三块DDR3L，分别为两块大小为256Mb*16的DDR3L和一块大小为128Mb*16的DDR3L；两块大小为256Mb*16的所述DDR3L分别与ZYNQ芯片的BANK502端口连接，一块大小为128Mb*16的所述DDR3L与ZYNQ芯片的HP端口连接。

5.根据权利要求2所述的一种基带控制系统，其特征在于：还包括LMX2572、ADCLK944、HMC7043；

所述LMX2572分别与ZYNQ芯片的HP端口和ZYNQ芯片的HR端口连接；

所述ADCLK944的输入端与LMX2572连接，ADCLK944的输出端分别与HMC7043和AD9163连接；

所述HMC7043分别与ZYNQ芯片的HP端口、ZYNQ芯片的HR端口、ZYNQ芯片的GTX端口、FPGA芯片的GTX端口、AD6688以及AD9163连接。

6.根据权利要求2所述的一种基带控制系统，其特征在于：所述ZYNQ芯片的HP端口与FPGA芯片的HP端口连接，FPGA芯片的BANK0端口的done信号连接在ZYQN芯片的HR端口上。

7.根据权利要求2所述的一种基带控制系统，其特征在于：还包括分别与ZYNQ芯片的HR端口连接的16路数字量输入输出接口、中频模块、GPS秒脉冲接口、射频模块、指示灯、SFP光模块，以及与FPGA芯片的HR端口连接的4路数字量输入输出接口。

8.根据权利要求2所述的一种基带控制系统，其特征在于：还包括两个JTAG接口，分别与ZYNQ芯片的BANK0端口和FPGA芯片的BANK0端口连接。

9.根据权利要求2所述的一种基带控制系统，其特征在于：还包括分别接入ZYNQ芯片的BANK501端口的调试串口、TF卡接口以及千兆以太网。

10.根据权利要求1所述的一种基带控制系统，其特征在于：所述ZYNQ芯片为XC7Z100-2FFG900I，FPGA芯片为K7系列的XC7K410T-2FFG900I。