[实用新型]专用集成电路芯片的布局结构

说明书

本实用新型实施例提出一种专用集成电路芯片的布局结构，其在专用集成电路芯片的第一边缘和相对的第二边缘分别形成第一输入输出区域和第二输入输出区域，所述第一输入输出区域和第二输入输出区域分别包括多个并行排列的输入输出单元，其中锁相回路设置于第一输入输出区域或第二输入输出区域。本实用新型实施例相对于现有技术而言，节省了芯片两侧的输入输出区域的面积，而且锁相回路不占用计算内核的区域面积，从而避免浪费芯片计算内核的面积。

技术领域

本实用新型涉及集成电路领域，特别是涉及一种专用集成电路芯片的布局结构。

背景技术

区块链技术是利用块链式的结构验证和存储数据，其中验证和存储的数据单元采用数字签名方式，实现数据单元的接收者用以确认数据单元的来源和数据单元的完整性，并保护数据，防止数据单元被篡改或伪造。区块链技术可以用于云计算、物联网、电子商务、身份验证、文件存储、金融交易、数字货币等众多领域，其中数字货币领域通常采用SHA-256安全散列算法(Secure Hash Algorithm,SHA)进行数字签名。

区块链专用集成电路芯片(又称ASIC芯片)是区块链体系中最基础、最核心的计算设备。用于数字货币领域实现SHA-256算法超高速重复计算的区块链专用集成电路芯片属于针对SHA-256算法的全定制芯片，其通常包括计算内核和通信接口模块。

如图1所示，现有技术在设计这种专用集成电路芯片时，通常将接口模块的输入输出(I/O)单元分布在芯片的四周，简单的输入输出单元包含数个静电保护(ESD)管和数个与或非逻辑单元，复杂的输入输出单元则可能包含数百甚至上万门规模的电路。分布于芯片四周的输入输出单元构成了环形的输入输出区域，在输入输出区域内，环形供电电源线为各个输入输出单元供电，电源线通过不同层的金属层形成完整的环形供电电路，一个完整的环形供电环路同时可以提供强ESD保护。然而，这种将输入输出单元布置在芯片四周的布局结构需要占用芯片四周的边缘区域，缩小了计算内核的区域面积；此外，为了保证完整的环形供电电路，芯片的锁相回路(PLL)通常设置于计算内核中，进一步浪费了芯片计算内核的区域面积。提高芯片计算内核的区域面积也是专用集成电路芯片设计时，重点考虑的问题。

实用新型内容

为了解决上述问题，根据本实用新型的一个方面，提出一种专用集成电路芯片的布局结构，包括：

布置在所述专用集成电路芯片的第一边缘的第一输入输出区域，所述第一输入输出区域包括输入输出单元；

布置在所述专用集成电路芯片的与所述第一边缘相对的第二边缘的第二输入输出区域，所述第二输入输出区域包括输入输出单元；

其中，所述第一输入输出区域或第二输入输出区域中包括锁相回路。

在一些实施方式中，所述第一输入输出区域和第二输入输出区域分别包括多个并行排列的输入输出单元。

在一些实施方式中，所述锁相回路设置于所述第一输入输出区域或第二输入输出区域中多个并行排列的输入输出单元的组合的一端。

在一些实施方式中，所述布局结构还包括对所述第一输入输出区域和第二输入输出区域分别供电的独立的供电电路或中间位置。

在一些实施方式中，所述供电电路或中间位置用于在芯片输入输出的电源供电端与所述第一输入输出区域和第二输入输出区域之间以星状连接方式供电。

在一些实施方式中，所述布局结构进一步包括计算内核区域；所述计算内核区域位于所述第一输入输出区域和第二输入输出区域之间的中间区域。

在一些实施方式中，所述计算内核区域包括多个逻辑单元块组成的阵列，所述多个逻辑单元块组成的阵列包括左右对称的两列，每列设置多行，每行布置一个逻辑单元块，其中逻辑单元块呈狭长形的结构。