[实用新型]同步信号源

说明书

本实用新型公开了一种同步信号源，包括DSP处理器、可编程逻辑器件、寄存器、内存储器、阻抗匹配网络、主机、20MHz时钟源、50MHz时钟源、500MHz时钟源，内存储器设置在DSP处理器的程序加载输入端，DSP处理器同时电连接有20MHz时钟源、内存储器、可编程逻辑器件和寄存器，可编程逻辑器件还同时电连接有主机、50MHz时钟源和寄存器，寄存器还同时电连接有500MHz时钟源和阻抗匹配网络。该同步信号源具有频率转换时间短、输出频带宽的优点，能够满足对低相位噪声、低杂散噪声、快速频率切换以及宽带线性扫描的要求，该信号源结构简单、功能强大、抗干扰性优越，具有良好的性价比。

技术领域

本实用新型属于同步信号技术领域，具体地说，是涉及一种同步信号源。

背景技术

同步信号源就是将线性调频和相位编码信号以及伪随机码进行混合调制，产生线性调频相位编码混合调制信号。如何将这几种信号较好的混合起来，是同步信号技术的关键。目前的同步信号源存在着转换时间较长、输出频带较窄、结构复杂且容易受到信号杂质干扰的缺陷。

实用新型内容

本实用新型的目的就在于为了解决上述问题而提供一种同步信号源。

本实用新型通过以下技术方案来实现上述目的：

一种同步信号源，包括DSP处理器、可编程逻辑器件、寄存器、内存储器、阻抗匹配网络、主机、20MHz时钟源、50MHz时钟源、500MHz时钟源；

所述内存储器设置在所述DSP处理器的程序加载输入端，所述20MHz时钟源设置在所述DSP处理器的时钟信号端；

所述可编程逻辑器件的控制信号输入端与所述主机的控制信号输出端连接，所述50MHz时钟源设置在所述可编程逻辑器件的时钟信号端；

所述阻抗匹配网络设置在所述寄存器的信号输出端，所述阻抗匹配网络的输出端作为所述同步信号源的信号输出端，所述500MHz时钟源设置在所述寄存器的时钟信号端；

所述DSP处理器与所述可编程逻辑器件之间双向通信连接，所述DSP处理器与所述寄存器之间双向通信连接，所述可编程逻辑器件的逻辑信号输出端与所述寄存器的逻辑信号输入端连接。

作为本专利选择的一种技术方案，所述DSP处理器的型号选用ADSP21065L。

作为本专利选择的一种技术方案，所述DSP处理器与所述寄存器之间的对接口有多个，且分为数据对接口和地址对接口，且数据对接口通过数据总线连接，地址对接口通过地址总线连接。

作为本专利选择的一种技术方案，所述DSP处理器与所述可编程逻辑器件之间的中断信号接口对应连接，所述DSP处理器与所述可编程逻辑器件之间的 FLAGST信号接口对应连接。

作为本专利选择的一种技术方案，所述寄存器的型号选用AD9858。

与现有技术相比，本实用新型具有以下有益效果：

该同步信号源具有频率转换时间短、输出频带宽的优点，能够满足对低相位噪声、低杂散噪声、快速频率切换以及宽带线性扫描的要求，该信号源结构简单、功能强大、抗干扰性优越，具有良好的性价比。

附图说明

图1为本实用新型所述同步信号源的结构框图。

具体实施方式

下面结合附图对本实用新型作进一步说明：

结合图1所示，本实用新型包括DSP处理器、可编程逻辑器件、寄存器、内存储器、阻抗匹配网络、主机、20MHz时钟源、50MHz时钟源、500MHz时钟源；

内存储器设置在DSP处理器的程序加载输入端，20MHz时钟源设置在DSP处理器的时钟信号端；