[实用新型]同步信号源有效
| 申请号： | 201820241461.1 | 申请日： | 2018-02-09 |
| 公开（公告）号： | CN207833381U | 公开（公告）日： | 2018-09-07 |
| 发明（设计）人： | 周益帆;官利;张军 | 申请（专利权）人： | 成都中云世纪科技有限责任公司 |
| 主分类号： | G06F1/02 | 分类号： | G06F1/02 |
| 代理公司： | 成都天汇致远知识产权代理事务所(普通合伙) 51264 | 代理人： | 韩晓银 |
| 地址： | 610097 四川省成都市*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 时钟源 寄存器 可编程逻辑器件 同步信号源 内存储器 电连接 阻抗匹配网络 主机 本实用新型 低相位噪声 程序加载 快速频率 宽带线性 频率转换 输出频带 输入端 信号源 杂散 噪声 扫描 | ||
1.一种同步信号源，其特征在于，包括DSP处理器、可编程逻辑器件、寄存器、内存储器、阻抗匹配网络、主机、20MHz时钟源、50MHz时钟源、500MHz时钟源；
所述内存储器设置在所述DSP处理器的程序加载输入端，所述20MHz时钟源设置在所述DSP处理器的时钟信号端；
所述可编程逻辑器件的控制信号输入端与所述主机的控制信号输出端连接，所述50MHz时钟源设置在所述可编程逻辑器件的时钟信号端；
所述阻抗匹配网络设置在所述寄存器的信号输出端，所述阻抗匹配网络的输出端作为所述同步信号源的信号输出端，所述500MHz时钟源设置在所述寄存器的时钟信号端；
所述DSP处理器与所述可编程逻辑器件之间双向通信连接，所述DSP处理器与所述寄存器之间双向通信连接，所述可编程逻辑器件的逻辑信号输出端与所述寄存器的逻辑信号输入端连接。
2.根据权利要求1所述的同步信号源，其特征在于，所述DSP处理器的型号选用ADSP21065L。
3.根据权利要求1或2所述的同步信号源，其特征在于，所述DSP处理器与所述寄存器之间的对接口有多个，且分为数据对接口和地址对接口，且数据对接口通过数据总线连接，地址对接口通过地址总线连接。
4.根据权利要求2所述的同步信号源，其特征在于，所述DSP处理器与所述可编程逻辑器件之间的中断信号接口对应连接，所述DSP处理器与所述可编程逻辑器件之间的FLAGST信号接口对应连接。
5.根据权利要求1所述的同步信号源，其特征在于，所述寄存器的型号选用AD9858。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都中云世纪科技有限责任公司，未经成都中云世纪科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201820241461.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种进食量评估表盘
- 下一篇：一种用于X86验证平台的时钟系统
