[发明专利]基于UVM的FPGA软件验证结果仿真波形的获取方法和系统

说明书

本发明公开了一种基于UVM的FPGA软件验证结果仿真波形的获取方法和系统，涉及FPGA软件验证领域，该方法包括监测被测FPGA软件的信号，判断所述信号是否满足预设的触发事件，并根据所述触发事件生成被测FPGA软件的测量区间信息，使用EDA数字仿真工具对被测FPGA软件的程序进行仿真，得到仿真文件，根据所述测量区间信息在所述仿真文件中选择相应区间的仿真数据，生成所述测量区间仿真波形图。本发明提供的一种基于UVM的FPGA软件验证结果仿真波形的获取方法和系统，通过监测被测FPGA的信号，预设触发事件，根据触发条件自动生成被测FPGA软件的测量区间信息，在仿真结束后，通过软件即可自动生成各个验证时刻的波形图文件。

技术领域

本发明涉及FPGA软件验证领域，具体涉及一种基于UVM的FPGA软件验证结果仿真波形的获取方法和系统。

背景技术

UVM即通用验证方法学(Universal Verification Methodology,UVM)，是一个以SystemVerilog类库为主体的验证平台开发框架，涵盖了从模块级到芯片级，ASIC到FPGA，以及控制逻辑、数据通路到处理器验证对象的全部场景。

目前，验证工程师在进行验证时，往往需要花费大量的精力编写参考模型，以对验证结果进行确认。验证结果的判断采用验证时刻的期望结果与被测件输出结果对比的方式，其主要包括观察验证时刻的波形图或打印验证时刻的相关信号数据。观察验证时刻的波形图的方式，需要验证工程师在EDA数字仿真工具上手动抓取验证时刻的波形图，该方法会耗费大量人力成本和时间成本，在设计规模大的情况下，其工作量将无法忍受；而打印验证时刻的相关信号数据的方式又缺乏直观性。

当前，UVM广泛应用于IC验证和FPGA测试领域，但并没有一种自动获取验证结果仿真波形图的方法，这使得验证工作的繁琐程度居高不下，因此，急需设计基于UVM的自动获取验证结果仿真波形图的方法。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种基于UVM的FPGA软件验证结果仿真波形的获取方法和系统，通过监测被测FPGA的信号，预设触发条件，根据触发条件自动生成被测FPGA软件的测量区间信息，在仿真结束后，通过软件即可自动生成各个验证时刻的波形图文件。

为达到以上目的，本发明采取的技术方案是：

监测被测FPGA软件的信号；

判断所述信号是否满足预设的触发条件，并根据所述触发条件生成所述被测FPGA软件的测量区间信息；

使用EDA数字仿真工具对所述被测FPGA软件的程序进行仿真，得到仿真文件；

根据所述测量区间信息在所述仿真文件中选择相应区间的仿真数据，生成测量区间仿真波形图。

在上述技术方案的基础上，使用基于UVM平台的监测函数监测所述被测FPGA软件的信号，且所述监测函数还用于对比所述信号是否满足所述预设的触发条件。

在上述技术方案的基础上，使用基于UVM平台的记录函数记录满足所述预设的触发条件的时间段或相邻时间点，并生成所述测量区间信息。

在上述技术方案的基础上，所述的预设的触发条件包括：所述被测FPGA软件的信号的输出值与UVM平台中该所述FPGA软件的参考模型的输出值不同。

在上述技术方案的基础上，所述的预设的触发条件包括：所述被测FPGA软件的一个信号或多个信号发生满足预设条件的变化。

在上述技术方案的基础上，所述的预设的触发条件包括：

设定区间的所述信号达到预设的值。

在上述技术方案的基础上，所述测量区间信息至少包括时间范围参数，所述测量区间信息还包括信号名称和信号路径。