[发明专利]移位寄存器单元、其驱动方法、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：正扫输入模块、正扫复位模块、反扫输入模块、反扫复位模块、输出模块以及耦合电容；其中，所述耦合电容连接于下拉节点与第一时钟信号端之间；

所述正扫输入模块被配置为响应于第一控制信号和第一输入信号，将所述第一控制信号提供给上拉节点；

所述正扫复位模块被配置为响应于所述第一控制信号和第一复位信号，将第二控制信号提供给所述上拉节点；

所述反扫输入模块被配置为响应于所述第二控制信号和第二输入信号，将所述第二控制信号提供给所述上拉节点；

所述反扫复位模块被配置为响应于所述第二控制信号和第二复位信号，将所述第一控制信号提供给所述上拉节点；

所述输出模块被配置为响应于所述上拉节点和所述下拉节点的信号，使信号输出端输出信号。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述正扫输入模块包括：第一晶体管与第二晶体管；

所述第一晶体管的栅极用于接收所述第一控制信号，所述第一晶体管的第一极用于接收所述第一输入信号，所述第一晶体管的第二极与所述第二晶体管的栅极耦接；

所述第二晶体管的第一极用于接收所述第一控制信号，所述第二晶体管的第二极与所述上拉节点耦接。

3.如权利要求1所述的移位寄存器单元，其特征在于，所述正扫复位模块包括：第三晶体管与第四晶体管；

所述第三晶体管的栅极用于接收所述第一控制信号，所述第三晶体管的第一极用于接收所述第一复位信号，所述第三晶体管的第二极与所述第四晶体管的栅极耦接；

所述第四晶体管的第一极用于接收所述第二控制信号，所述第四晶体管的第二极与所述上拉节点耦接。

4.如权利要求1所述的移位寄存器单元，其特征在于，所述反扫输入模块包括：第五晶体管与第六晶体管；

所述第五晶体管的栅极用于接收所述第二控制信号，所述第五晶体管的第一极用于接收所述第二输入信号，所述第五晶体管的第二极与所述第六晶体管的栅极耦接；

所述第六晶体管的第一极用于接收所述第二控制信号，所述第六晶体管的第二极与所述上拉节点耦接。

5.如权利要求1所述的移位寄存器单元，其特征在于，所述反扫复位模块包括：第七晶体管与第八晶体管；

所述第七晶体管的栅极用于接收所述第二控制信号，所述第七晶体管的第一极用于接收所述第二复位信号，所述第七晶体管的第二极与所述第八晶体管的栅极耦接；

所述第八晶体管的第一极用于接收所述第一控制信号，所述第八晶体管的第二极与所述上拉节点耦接。

6.如权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括：输出控制子模块和信号输出子模块；

所述输出控制子模块被配置为响应于所述上拉节点的信号，将所述参考信号提供给所述下拉节点，以及响应于所述下拉节点的信号，将所述参考信号提供给所述上拉节点；

所述信号输出子模块响应于所述上拉节点的信号，将所述第一时钟信号端的信号提供给所述信号输出端，以及响应于所述下拉节点的信号，将所述参考信号提供给所述信号输出端。

7.如权利要求6所述的移位寄存器单元，其特征在于，所述输出控制子模块包括：第九晶体管和第十晶体管；

所述第九晶体管的栅极与所述上拉节点耦接，所述第九晶体管的第一极用于接收所述参考信号，所述第九晶体管的第二极与所述下拉节点耦接；

所述第十晶体管的栅极与所述下拉节点耦接，所述第十晶体管的第一极用于接收所述参考信号，所述第十晶体管的第二极与所述上拉节点耦接。