[发明专利]一种定位数字时序路径spice仿真失败的方法

说明书

一种定位数字时序路径spice仿真失败的方法，包括以下步骤：读取仿真波形文件内容，列出预仿真时序路径上的每个节点连同其时序边的值和spice仿真后每个节点上时序边的值；检查时序路径上的每个节点的信号跳变情况；根据检查结果判断仿真失败原因。本发明将整条时序路径上的每个节点实际信号与期望信号相比较，同时将每个元件不在当前路径上的管脚偏置值列出来，快速方便的找到仿真失败的原因并进行定位。

技术领域

本发明涉及EDA技术领域，特别涉及一种数字时序路径spice仿真的方法。

背景技术

在数字电路中，随着工艺节点的愈加先进，STA(静态时序分析)已表现出较为明显的局限性，对时序路径进行spice仿真则成为了一种更加合理的方式。与模拟设计中的spice仿真不同，数字电路中的spice仿真通常是对一些关键时序路径进行仿真。首先使用STA工具获取一系列时序路径，然后对这些路径上的元件和线网使用spice进行延时仿真并计算时序余量。

虽然数字电路的spice仿真目标是仿路径的延时而不是仿电路功能，看起来似乎比较容易达到目标。但是由于数字电路结构复杂，路径上包含的元件种类繁多，另外旁路路径及设计约束等因素都会影响到仿真结果。一旦仿真失败，由于进行的是晶体管级的仿真，spice仿真器本身无法看到路径上的各个标准单元元件，不能给出确切的失败原因。人为调试则需要综合检查标准单元的功能信息，时序路径上每个点的时序边信息以及波形结果，效率低下，可行性较差。

仿真时，首先根据时序路径信息在路径根节点添加激励源，该激励信号传递过程中需要测量路径上每两个管脚之间的延时，最终得到整条路径的延时值。根据这个原则，仿真失败的本质是所需的信号没有传递下去，spice仿真器没有测量到输出信号的变化，如：激励源没有加对、信号没有传递下去、信号有传递下去但是没有达到所需的电平等等。

造成仿真失败的原因会有多种，最为常见的原因有如下两种：

(1)多输入组合逻辑元件的控制信号赋值不对。

(2)时序元件的数据端所接的激励不对。

因而，需要一种定位仿真失败的方法。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种定位数字时序路径spice仿真失败的方法，将整条时序路径上的每个节点实际信号与期望信号相比较，同时将每个元件不在当前路径上的管脚偏置值列出来，快速方便的找到仿真失败的原因并进行定位。

为实现上述目的，本发明提供的定位数字时序路径spice仿真失败的方法，包括以下步骤：

读取仿真波形文件内容，列出预仿真时序路径上的每个节点连同其时序边的值和spice仿真后每个节点上时序边的值；

检查时序路径上的每个节点的信号跳变情况；

根据检查结果判断仿真失败原因。

进一步地，所述检查时序路径上的每个节点的信号跳变情况的步骤，进一步包括，检查到信号未跳变，则仿真失败；检查到信号有跳变但该跳变与原始时序路径的跳变不一致，则仿真失败。

对于信号未跳变所引起的仿真失败，检查对应元件的各个输入管脚预设的值；

如果发生在元件的输出管脚，则认为该元件控制端赋值不对或时序元件数据端的激励源不对；如果发生在元件的输入管脚，则认为该元件之前的线网与地或高电平相连接。

对于信号发生跳变但该跳变与原始时序路径的跳变不一致引起的仿真失败，则认为控制端赋值不对，列出时序路径上仿真失败的点及对应元件的控制端赋值，找出仿真失败的确切原因。

为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的定位数字时序路径spice仿真失败的方法的步骤。