[发明专利]一种射频输入端口保护电路

说明书

本发明公开了一种射频输入端口保护电路，包括低压差线性稳压器、第一二极管以及第二二极管，第一二极管的正极与射频输入端口以及第二二极管的负极连接，第二二极管的正极接地，还包括滤波电路与静电防护电路；所述滤波电路的输入端与低压差线性稳压器的输出端连接，输出端与第一二极管的负极连接；所述静电防护电路的输入端与第一二极管的负极连接，输出端接地；本发明通过滤波电路抑制低压差线性稳压器输出电压中的电源干扰和噪声的电压来提供射频输入端口的静电防护电路偏置和直流偏置，提高射频接收电路的电源抑制比；与此同时，本发明通过静电防护电路释放输入射频输入端口的静电，实现射频接收电路的高静电防护。

〖技术领域〗

本发明涉及通信技术领域，尤其涉及一种射频输入端口保护电路。

〖背景技术〗

如图1所示，现有的射频输入端口保护电路包括低压差线性稳压器LDO、第一二极管D1以及第二二极管D2；低压差线性稳压器LDO的输入端接收电源输出的电压VCC，输出端与第一二级管D1的负极连接；第一二极管D1的正极与第二二极管D2的负极连接，第二二极管D2的正极接地GND；第一二极管D1与第二二极管D2的公共极接射频输入端口；射频输入端口接内部电路；低压差线性稳压器LDO用于输出稳定的输出电压VDD给射频输入端口；第一二极管D1和第二二极管D2用于释放射频输入端口的静电。

现有技术虽然实现射频输入端口的静电防护，但是射频输入端口仍然存在对射频接收电路比较致命的电源抑制比低的问题。

〖发明内容〗

本发明的目的旨在提供一种射频输入端口保护电路，实现射频输入电路的高电源抑制比以及高静电防护。

本发明由以下技术方案实现：

一种射频输入端口保护电路，包括低压差线性稳压器、第一二极管以及第二二极管，第一二极管的正极与射频输入端口以及第二二极管的负极连接，第二二极管的正极接地；所述射频输入端口保护电路还包括滤波电路与静电防护电路；所述滤波电路的输入端与低压差线性稳压器的输出端连接，输出端与第一二极管的负极连接；所述静电防护电路的输入端与第一二极管的负极连接，输出端接地。

进一步地，所述静电防护电路包括第一静电防护电路以及第二静电防护电路；当输入射频输入端口的静电是少量正电荷时，输入射频输入端口的静电通过第一静电防护电路释放；当输入射频输入端口的静电是大量正电荷或经过累积的大量正电荷时，输入射频输入端口的静电通过第二静电防护电路释放。

作为具体的实施方式，所述第一静电防护电路包括第四电阻、第二电容、第一反相器以及第二NMOS晶体管；所述第一二极管的负极与第四电阻的一端以及第二NMOS晶体管的漏极连接；所述第四电阻的另一端与第二电容的一端以及第一反相器的输入端连接；所述第一反相器的输出端与第二NMOS晶体管的栅极连接；所述第二电容的另一端以及第二NMOS晶体管的源极接地。

作为具体的实施方式，所述第一反相器包括第一PMOS晶体管以及第一NMOS晶体管；所述第一PMOS晶体管的栅极以及第一NMOS晶体管的栅极与所述第四电阻的另一端连接；所述第一PMOS晶体管的源极与第一二极管的负极连接；所述第一NMOS晶体管的源极接地；所述第一PMOS晶体管的漏极以及所述第一NMOS晶体管的漏极与所述第二NMOS晶体管的栅极连接。

作为具体的实施方式，所述第二静电防护电路包括第五电阻、第六电阻、第二PMOS晶体管、第二反相器、第三反相器以及第五NMOS晶体管；所述第一二极管的负极与第二PMOS晶体管的源极以及第五NMOS晶体管的漏极连接；所述第二PMOS晶体管的栅极与第五电阻的一端连接；所述第二PMOS晶体管的漏极与第六电阻的一端以及第二反相器的输入端连接；所述第二反相器的输出端与第三反相器的输入端连接；所述第三反相器的输出端与第五NMOS晶体管的栅极连接；所述第五电阻的另一端、第六电阻的另一端以及第五NMOS晶体管的源极接地。