[发明专利]一种射频输入端口保护电路

权利要求书

1.一种射频输入端口保护电路，包括低压差线性稳压器、第一二极管以及第二二极管，第一二极管的正极与射频输入端口以及第二二极管的负极连接，第二二极管的正极接地，其特征在于：还包括滤波电路与静电防护电路；所述滤波电路的输入端与低压差线性稳压器的输出端连接，输出端与第一二极管的负极连接；所述静电防护电路的输入端与第一二极管的负极连接，输出端接地。

2.根据权利要求1所述的射频输入端口保护电路，其特征在于：所述静电防护电路包括第一静电防护电路以及第二静电防护电路；当输入射频输入端口的静电是由瞬态激发释放的正电荷构成时，输入射频输入端口的静电通过第一静电防护电路释放；当输入射频输入端口的静电是由缓慢累积的正电荷构成时，输入射频输入端口的静电通过第二静电防护电路释放。

3.根据权利要求2所述的射频输入端口保护电路，其特征在于：所述第一静电防护电路包括第四电阻、第二电容、第一反相器以及第二NMOS晶体管；所述第一二极管的负极与第四电阻的一端以及第二NMOS晶体管的漏极连接；所述第四电阻的另一端与第二电容的一端以及第一反相器的输入端连接；所述第一反相器的输出端与第二NMOS晶体管的栅极连接；所述第二电容的另一端以及第二NMOS晶体管的源极接地。

4.根据权利要求3所述的射频输入端口保护电路，其特征在于：所述第一反相器包括第一PMOS晶体管以及第一NMOS晶体管；所述第一PMOS晶体管的栅极以及第一NMOS晶体管的栅极与所述第四电阻的另一端连接；所述第一PMOS晶体管的源极与第一二极管的负极连接；所述第一NMOS晶体管的源极接地；所述第一PMOS晶体管的漏极以及所述第一NMOS晶体管的漏极与所述第二NMOS晶体管的栅极连接。

5.根据权利要求2所述的射频输入端口保护电路，其特征在于：所述第二静电防护电路包括第五电阻、第六电阻、第二PMOS晶体管、第二反相器、第三反相器以及第五NMOS晶体管；所述第一二极管的负极与第二PMOS晶体管的源极以及第五NMOS晶体管的漏极连接；所述第二PMOS晶体管的栅极与第五电阻的一端连接；所述第二PMOS晶体管的漏极与第六电阻的一端以及第二反相器的输入端连接；所述第二反相器的输出端与第三反相器的输入端连接；所述第三反相器的输出端与第五NMOS晶体管的栅极连接；所述第五电阻的另一端、第六电阻的另一端以及第五NMOS晶体管的源极接地。

6.根据权利要求5所述的射频输入端口保护电路，其特征在于：所述第二反相器包括第三PMOS晶体管以及第三NMOS晶体管，所述第三PMOS晶体管的栅极以及第三NMOS晶体管的栅极与第二PMOS晶体管的漏极连接，所述第三PMOS晶体管的源极与第一二极管的负极连接，所述第三NMOS晶体管的源极接地，所述第三PMOS晶体管的漏极以及第三NMOS晶体管的漏极与第三反相器的输入端连接，和/或，所述第三反相器包括第四PMOS晶体管以及第四NMOS晶体管，所述第四PMOS晶体管的栅极以及第四NMOS晶体管的栅极与第二反相器的输出端连接，所述第四PMOS晶体管的源极与第一二极管的负极连接，所述第四NMOS晶体管的源极接地，所述第四PMOS晶体管的漏极以及第四NMOS晶体管的漏极与第五NMOS晶体管的栅极连接。

7.根据权利要求1-6任意一项所述的射频输入端口保护电路，其特征在于：所述滤波电路包括第一电阻以及第一电容；所述第一电阻的一端与低压差线性稳压器的输出端连接，另一端与第一电容的一端以及第一二极管的负极连接；所述第一电容的另一端接地。

8.根据权利要求7所述的射频输入端口保护电路，其特征在于：还包括分压电路；所述分压电路的输入端与第一电阻和第一电容的公共端连接，输出端与射频输入端口连接，用于输出低压差线性稳压器输出电压的一半电压给射频输入端口。