[发明专利]芯片初始化方法

说明书

本申请涉及集成电路数字设计领域，公开了一种芯片初始化方法。通过内置闪存单元，在芯片初始化前读取闪存单元上的属性区块来有效的减少该芯片的配置和状态指示IO，并通过在此阶段配置各种控制寄存器组来实现芯片码流下载前的芯片的各种灵活设置。本申请通用性强，在不同工艺厂商和不同工艺制程方面，均可以快速、有效的减少为达到上述目的而重新设计所带来复杂性和成本，提供芯片的设计安全性。

技术领域

本申请涉及集成电路数字设计领域，特别涉及一种芯片初始化方法。

背景技术

一些芯片(例如FPGA)，需要占用大量的IO用于支持各种下载模式的选择和指示芯片的工作状态(如altera的cyclone3芯片用4个IO msel[3:0]来配置下载模式，用2个IOnCONFIG和nSTATUS来指示芯片工作状态)，而当芯片进入用户工作状态时，这些IO往往被浪费而不能作为用户IO来使用，尤其是在芯片封装IO数量少的情况下，这些IO将减少用户逻辑可用的IO数量，限制用户的使用。

以FPGA为例，在实际使用中一般通过外部存储器芯片(例如SPI flash)下载配置码流。而SPI flash芯片和FPGA芯片之间的连接一般要使用4个IO，这些IO一般在用户工作状态下不会被用户逻辑使用，因此小封装的FPGA芯片的用户可使用IO数量十分有限；FPGA芯片的配置寄存器一般位于码流中，芯片只有在下载码流的过程中才能得到这些信息；但FPGA芯片从上电到开始下载码流，需要一段时间，在这段时间内，芯片的某些特征将是不可编程控制(如IO的状态)；而这种情况下，现有的设计往往不能很好的提供支持。

发明内容

本申请的目的在于提供一种芯片初始化方法，一方面通过减少了配置IO数量来增加用户可用IO数量，另一方面通过在芯片启动前就能够提供芯片的某些属性来提高该芯片的用户可用IO和可配置功能的灵活性。

为了解决上述问题，本申请公开了一种芯片初始化方法，该芯片包括可编程逻辑单元和包含属性区块的闪存单元，该属性区块中的数据包括下载模式选择的配置信息；该方法包括：

对该属性区块进行同步；

如果该同步成功，将该属性区块的数据装载到该可编程逻辑单元的寄存器中，并根据该寄存器中的数据完成下载模式选择，根据所选择的下载模式进行码流下载。

在一优选例中，该闪存单元是易失性存储器或非易失性存储器，该闪存单元包括SPI FLASH。

在一优选例中，该属性区块中的数据还包括：各种控制寄存器组的状态信息，用于指示在该码流下载开始前该芯片的特性；该属性区块是存储在该闪存单元上特定地址的连续存储块。

在一优选例中，该进行码流下载之前，还包括：根据该寄存器中的数据对该芯片进行初始化。

在一优选例中，该闪存单元是易失性存储器，该闪存单元包括SPI flash。

在一优选例中，该方法还包括：

如果该数据同步失败，则通过该可编程逻辑单元默认预配置寄存器初始值和默认下载模式对该芯片进行初始化和流码下载。

在一优选例中，该芯片还包括上电检测模块，用于在尝试属性区块的同步检测并进行数据同步前检测该芯片的供电情况。

在一优选例中，该芯片包括SIP封装和SOC封装，封装工艺是将闪存单元的裸片和可编程逻辑单元裸片合封在一起的封装形式。

在一优选例中，该方法适用于可编程逻辑电路和专用集成电路的设计中；该可编程逻辑电路包括FPGA和CPLD。

本申请还公开了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机可执行指令，该计算机可执行指令被处理器执行时实现如前文描述的方法中的步骤。

本申请实施方式中，至少包括以下优点：