[发明专利]配置为选择性地引导存储器的RAM控制器及其操作方法

说明书

随机存取存储器(RAM)控制器与多个存储器连接。随机存取存储器控制器基于关于多个存储器的引导相关信息选择性地引导多个存储器中的至少一个存储器。

相关申请的交叉引用

本专利申请要求于2017年12月18日向韩国知识产权局提交的第10-2017-0174422号韩国专利申请的优先权，其公开内容通过引用整体并入本文。

技术领域

本文公开的本公开的实施例涉及半导体器件。更具体地，本公开涉及一种被配置为选择性地引导存储器的随机存取存储器(random-access memory，RAM)控制器。

背景技术

半导体存储器是指使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等的半导体来实现的存储器器件。半导体存储器器件大致分为易失性存储器器件或者非易失性存储器器件。

易失性存储器器件是如果电源关闭则丢失存储在其中的数据的存储器器件，而非易失性存储器器件是即使电源关闭也保留存储在其中的数据的存储器器件。动态随机存取存储器(dynamic random-access memory，DRAM)是一种具有快速访问速度的易失性存储器器件，以使得DRAM在计算系统中广泛用作操作存储器、缓冲存储器、主存储器等。由于越来越需要管理大量数据，所以诸如针对服务器的行业对DRAM的需求正在增加。

就必须长时间且不间断操作的行业的存储器的特性而言，DRAM的可靠性是非常重要的。然而，由于DRAM总是操作以保留和管理存储在其中的数据，所以可能会不必要地增加DRAM的退化。为了解决这种问题，行业正在研究适当分配连接到DRAM的通道的方式。然而，由于全部DRAM都在引导过程中进行操作，所以在全部DRAM都被退化的情况下，上述方式和现有方式之间没有区别。因此，为了解决上述问题，需要用于改善DRAM的可靠性和寿命的技术。

发明内容

本公开的实施例提供了一种被配置为选择性地引导多个存储器的RAM控制器。

本公开的实施例提供了一种选择性地引导连接到RAM控制器的多个存储器的方法。

根据示例性实施例，与多个存储器连接的随机存取存储器(RAM)控制器可以包括复位控制单元，该复位控制单元基于关于多个存储器的引导相关信息选择性地引导多个存储器中的至少一个存储器。

根据示例性实施例，与多个存储器连接的RAM控制器的操作方法可以包括接收复位信号，基于关于多个存储器的引导相关信息选择多个存储器中的至少一个存储器，并且将复位信号提供给所选择的至少一个存储器。

根据示例性实施例，与多个存储器连接的电子设备可以包括运行引导代码的只读存储器(read only memory，ROM)、随着引导代码的运行生成复位信号的复位电路、以及基于关于多个存储器的引导相关信息选择性地将复位信号提供给多个存储器中的至少一个存储器的RAM控制器。

附图说明

通过参考附图详细描述其示例性实施例，本公开的以上和其他目的和特征将变得显而易见。

图1是示出根据实施例的包括RAM控制器的电子设备的示例性配置的框图。

图2是示出图1所示的RAM控制器和连接到该RAM控制器的多个存储器的框图。

图3是示出图1和图2所示的RAM控制器的示例性配置的框图。

图4是示出根据本公开实施例的电子设备的示例性配置的框图。

图5是示出图4所示的RAM控制器的示例性配置的框图。

图6是示出图4所示的RAM控制器的另一示例性配置的框图。

图7是示出提供给在图6的实施例中所选择的存储器的信号波形的时序图。