[发明专利]错误校正码擦除方案

说明书

本申请案涉及一种错误校正码擦除方案。描述用于错误校正码擦除方案的方法、系统及装置。存储器装置可校正分别与多个数据位中的第一数据位或多个奇偶校验位中的第一奇偶校验位相关联的错误。所述存储器装置可通过从存储器阵列读取所述多个数据位及所述多个奇偶校验位中的每一者且确定存在与单个位相关联的错误而校正所述错误。所述存储器装置可接着校正所述所确定单位错误，且可将所述经校正位直接写回到所述存储器阵列。

交叉参考

本专利申请案主张由夸克(Kwak)于2017年12月12日提出申请的标题为“错误校正码擦除方案(Error Correction Code Scrub Scheme)”的美国专利申请案第15/839,617号的优先权，所述美国专利申请案受让于本受让人且以其全文引用的方式明确并入本文中。

技术领域

技术领域涉及一种错误校正码擦除方案。

背景技术

下文一般来说涉及操作存储器阵列且更具体来说涉及一种错误校正码擦除方案。

存储器装置广泛地用于将信息存储于例如计算机、无线通信装置、相机、数字显示器等等各种电子装置中。通过编程存储器装置的不同状态而存储信息。举例来说，二进制装置具有两个状态，通常由逻辑“1”或逻辑“0”表示。在其它系统中，可存储两个以上状态。为存取所存储信息，电子装置的组件可读取或感测存储器装置中的所存储状态。为存储信息，电子装置的组件可将状态写入或编程于存储器装置中。

存在各种类型的存储器装置，包含硬磁盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它存储器。存储器装置可为易失性或非易失性的。非易失性存储器(例如，FeRAM)可甚至在不存在外部电源的情况下维持其所存储逻辑状态达延长的时间周期。易失性存储器装置(例如，DRAM)可随时间而丢失其所存储状态，除非其由外部电源周期性地刷新。FeRAM可使用与易失性存储器类似的装置架构，但可由于将铁电电容器用作存储装置而具有非易失性性质。因此与其它非易失性及易失性存储器装置相比，FeRAM装置可具有经改进性能。

改进存储器装置一般来说可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、减少电力消耗或减少制造成本，以及其它度量。错误校正码(ECC)方案可经配置以校正存储器阵列的单个数据位错误。举例来说，一或多个奇偶校验位及一或多个数据位可被写入到存储器阵列作为编码过程的一部分，且随后从阵列被读取作为解码过程的一部分。尽管此过程可确定及校正与数据位相关联的单位(single bit)错误，但存储器阵列必须含有充分存储装置来容纳奇偶校验位及数据位中的每一者。另外或替代地，必要读取及写入过程可导致额外电力消耗及增加的时间以使ECC操作确定及校正单位错误，尤其是在ECC擦除操作期间。

发明内容

描述一种方法。在一些实例中，所述方法可包含：从存储器阵列读取多个数据位及多个奇偶校验位；将所述多个数据位及所述多个奇偶校验位解码；至少部分地基于将所述多个数据位及所述多个奇偶校验位解码而确定与所述多个奇偶校验位中的第一奇偶校验位相关联的错误；至少部分地基于确定与所述第一奇偶校验位相关联的所述错误而校正所述错误；及至少部分地基于校正与所述第一奇偶校验位相关联的所述错误而将所述经校正第一奇偶校验位写入到所述存储器阵列。