[发明专利]错误校正码擦除方案

权利要求书

1.一种方法，其包括：

从存储器阵列读取多个数据位及多个奇偶校验位；

将所述多个数据位及所述多个奇偶校验位解码；

至少部分地基于将所述多个数据位及所述多个奇偶校验位解码而确定与所述多个奇偶校验位中的第一奇偶校验位相关联的错误；

至少部分地基于确定与所述第一奇偶校验位相关联的所述错误而校正所述错误；及至少部分地基于校正与所述第一奇偶校验位相关联的所述错误而将所述经校正第一奇偶校验位写入到所述存储器阵列。

2.根据权利要求1所述的方法，其进一步包括：

至少部分地基于校正与所述第一奇偶校验位相关联的所述错误而将所述多个数据位写入到所述存储器阵列。

3.根据权利要求1所述的方法，其进一步包括：

从所述存储器阵列读取第二多个数据位及第二多个奇偶校验位；

将所述第二多个数据位及所述第二多个奇偶校验位解码；

至少部分地基于将所述第二多个数据位及所述第二多个奇偶校验位解码而确定与所述第二多个数据位中的第一数据位相关联的第二错误；

至少部分地基于确定与所述第二多个数据位中的所述第一数据位相关联的所述错误而校正所述错误；及

至少部分地基于校正与所述第一数据位相关联的所述错误而将所述经校正第一数据位写入到所述存储器阵列。

4.根据权利要求3所述的方法，其中在校正与所述第二多个数据位中的所述第一数据位相关联的所述错误之前校正与所述第一奇偶校验位相关联的所述错误。

5.根据权利要求3所述的方法，其进一步包括：

在将所述经校正第一数据位写入到所述存储器阵列之前将所述经校正第一数据位与额外多个数据位进行多路复用。

6.根据权利要求1所述的方法，其中所述多个奇偶校验位中的所述第一奇偶校验位与所述多个数据位的子集相关联。

7.根据权利要求1所述的方法，其中所述存储器阵列包括多个动态随机存取存储器DRAM单元。

8.根据权利要求7所述的方法，其中响应于所述多个DRAM单元中的至少一者的刷新操作而将所述多个数据位及所述多个奇偶校验位解码。

9.根据权利要求1所述的方法，其中所述存储器阵列包括多个铁电存储器单元FeRAM。

10.一种存储器装置，其包括：

存储器阵列，其包括多个存储器单元；

解码器，其与所述存储器阵列耦合，所述解码器经配置以将从所述存储器阵列读取的多个数据位及多个奇偶校验位解码；及

错误校正组件，其与所述解码器耦合，所述错误校正组件经配置以：

确定与所述多个奇偶校验位中的第一奇偶校验位或所述多个数据位中的第一数据位或者此两者相关联的至少一个错误；及

至少部分地基于确定所述至少一个错误而校正与所述多个奇偶校验位中的所述第一奇偶校验位相关联的错误。

11.根据权利要求10所述的存储器装置，其中所述错误校正组件进一步经配置以：

起始将所述经校正第一奇偶校验位写入到所述存储器阵列。

12.根据权利要求10所述的存储器装置，其中所述错误校正组件进一步经配置以：

校正与所述多个数据位中的所述第一数据位相关联的所述错误；及

起始将所述经校正第一数据位写入到所述存储器阵列。

13.根据权利要求11所述的存储器装置，其进一步包括：

在将所述经校正第一数据位写入到所述存储器阵列之前将所述经校正第一数据位与额外多个数据位进行多路复用。