[发明专利]一种抗突发大误码的码速调整装置

说明书

本发明公开了一种抗突发大误码的码速调整装置，无线微波通信技术领域。其基于FPGA或ASIC实现，包括复帧生成器、业务标志生成器、频率标志生成器、发送数据缓冲器、数据复接模块、数据分接模块、频率控制器和接收数据缓冲器。本发明可用于无线微波通信中遇到突发大误码情况的信道上，能够保证信息传输的可靠性和连续性，同时较大的扩展了码速调整的使用范围。

技术领域

本发明涉及无线微波通信技术领域，特别是指一种抗突发大误码的码速调整装置，可以使用在突发大误码的情况下的信道上。

背景技术

通信传输中准同步数据复接模块一般需要采用码速调整方法。现有的码速调整方法主要由标志生成器、发送数据缓冲器、数据复接模块、数据分接模块、接收频率锁相环、接收数据缓冲器组成。这种码速调整方法在传输帧结构中每个单帧设置1个标志位，每帧标志位不相同，该标志由标志生成器产生。通过在接收端对标志位的判别来获取有效数据长度和频率调整信息。

在无线微波通信中，现有的码速调整一般使用在低误码率或突发小误码的信道上。在突发大误码的情况下，在接收端标志位容易误判，导致整帧的接收数据出错，从而使用效果不好。

发明内容

有鉴于此，本发明提出一种抗突发大误码的码速调整装置，其可用于无线微波通信中遇到突发大误码情况的信道上，能够保证信息传输的可靠线和连续性，同时较大的扩展了码速调整的使用范围。

为了实现上述目的，本发明所采用的技术方案为：

一种抗突发大误码的码速调整装置，其特征在于，基于FPGA或ASIC实现，包括复帧生成器、业务标志生成器、频率标志生成器、发送数据缓冲器、数据复接模块、数据分接模块、频率控制器和接收数据缓冲器；

复帧生成器的端口1为系统时钟接口，用于接收系统时钟，端口2为总线接口；

业务标志生成器的端口1为业务数据接口，用于接收准同步业务码流，端口2为总线接口；

频率标志生成器的端口1为业务数据接口，用于接收准同步业务码流，端口2为总线接口；

发送数据缓冲器的端口1为业务数据接口，用于接收准同步业务码流，端口2为总线接口；

数据复接模块具有端口1～5，其中端口5为信道数据接口；

数据分接模块具有端口1～3；

频率控制器的端口1为频率控制端口，端口2为参考时钟输入端口，端口3为频率时钟输出端口；

接收数据缓冲器具有端口1～3，其中，端口2为信道业务接收端口，端口3为数据输出端口，用于向外发送接收数据；

数据复接模块的端口1～4分别与复帧生成器、业务标志生成器、频率标志生成器、发送数据缓冲器的端口2连接，数据复接模块的端口5与数据分接模块的端口1相连，数据分接模块的端口2与频率控制器的端口1连接，数据分接模块的端口3接收数据缓冲器的端口2连接，频率控制器的端口3与接收数据缓冲器的端口1相连；

所述复帧生成器用于产生复帧标志信号和子帧标志信号并送往数据复接模块；所述业务标志生成器根据接收的业务信号在固定时间内产生数据调整标志，并将数据调整标志送往数据复接模块，该标志在每个复帧内是相同的；所述频率标志生成器根据接收的业务信号在固定时间内产生频率调整标志，并将频率调整标志送往数据复接模块；外部输入的业务数据经过发送数据缓冲器后也被送往数据复接模块；数据复接模块将接收到的数据送到数据分接模块，数据分接模块用于提取频率调整标志和数据调整标志，对频率调整标志经过判定计算后得出频率控制字，送往频率控制器，对数据调整标志经过判定后分接出数据，送往接收数据缓冲器；接收数据缓冲器根据频率控制器给出的数据频率，向外发送接收数据。