[发明专利]一种抗突发大误码的码速调整装置

权利要求书

1.一种抗突发大误码的码速调整装置，其特征在于，基于FPGA或ASIC实现，包括复帧生成器、业务标志生成器、频率标志生成器、发送数据缓冲器、数据复接模块、数据分接模块、频率控制器和接收数据缓冲器；

复帧生成器的端口1为系统时钟接口，用于接收系统时钟，端口2为总线接口；

业务标志生成器的端口1为业务数据接口，用于接收准同步业务码流，端口2为总线接口；

频率标志生成器的端口1为业务数据接口，用于接收准同步业务码流，端口2为总线接口；

发送数据缓冲器的端口1为业务数据接口，用于接收准同步业务码流，端口2为总线接口；

数据复接模块具有端口1～5，其中端口5为信道数据接口；

数据分接模块具有端口1～3；

频率控制器的端口1为频率控制端口，端口2为参考时钟输入端口，端口3为频率时钟输出端口；

接收数据缓冲器具有端口1～3，其中，端口2为信道业务接收端口，端口3为数据输出端口，用于向外发送接收数据；

数据复接模块的端口1～4分别与复帧生成器、业务标志生成器、频率标志生成器、发送数据缓冲器的端口2连接，数据复接模块的端口5与数据分接模块的端口1相连，数据分接模块的端口2与频率控制器的端口1连接，数据分接模块的端口3接收数据缓冲器的端口2连接，频率控制器的端口3与接收数据缓冲器的端口1相连；

所述复帧生成器用于产生复帧标志信号和子帧标志信号并送往数据复接模块；所述业务标志生成器根据接收的业务信号在固定时间内产生数据调整标志，并将数据调整标志送往数据复接模块，该标志在每个复帧内是相同的；所述频率标志生成器根据接收的业务信号在固定时间内产生频率调整标志，并将频率调整标志送往数据复接模块；外部输入的业务数据经过发送数据缓冲器后也被送往数据复接模块；数据复接模块将接收到的数据送到数据分接模块，数据分接模块用于提取频率调整标志和数据调整标志，对频率调整标志经过判定计算后得出频率控制字，送往频率控制器，并对数据调整标志经过判定后分接出数据，送往接收数据缓冲器；接收数据缓冲器根据频率控制器给出的数据频率，向外发送接收数据。

2.根据权利要求1所述的抗突发大误码的码速调整装置，其特征在于：所述数据分接模块包括复帧同步模块、频率控制字有效判定模块、数据有效判定模块、频率控制字产生模块和有效业务数据分接模块；

复帧同步模块的端口1为信道接收接口，用于接收信道数据，端口2和端口3均为总线接口，分别与频率控制字有效判定模块和数据有效判定模块的端口1相连；

频率控制字有效判定模块的端口2为总线接口，用于发送接收频率控制字，与频率控制字产生模块的端口1相连；

数据有效判定模块的端口2为总线接口，用于发送数据有效标示，与有效业务数据分接模块的端口1相连；

频率控制字产生模块和有效业务数据分接模块的端口2分别对应数据分接模块的端口2和端口3；

所述复帧同步模块对收到的数据进行数据同步，确定复帧标志信号和子帧标志信号，然后将接收数据、复帧标志信号、子帧标志信号通过总线端口分别送入频率控制字有效判定模块和数据有效判定模块；所述频率控制字有效判定模块对数据进行频率控制字判定，并将频率控制字判定结果送入频率控制字产生模块；数据有效判定模块采用误码二次判定方式对数据有效位进行判定，并将数据有效位判定结果送入有效业务数据分接模块；频率控制字产生模块通过统计周期时间内频率标志的个数，并进行计算来产生频率控制字，并将产生的频率控制字送入所述频率控制器；有效业务分接模块依据数据有效位判定结果分接出有效的业务数据给接收数据缓冲器；

所述误码二次判定方式具体包括如下步骤：

（1）对接收的信道数据采用大数判的方法来判定子帧中的标志，得到子帧的标志位；

（2）将复帧内所有子帧标志位根据误码率进行加权累加，得到累加值；

（3）在复帧结束时对累加值再次进行门限判断，若累加值大于门限值，则数据有效位判定结果为正常，否则不正常。