[发明专利]一种高速串行总线与低速串行总线数据传输和转换方法

说明书

本发明属于总线技术领域，具体公开了一种高速串行总线与低速串行总线转换与传输方法，在FPGA中对高速串行总线和低速串行总线的的并行接口部分作封装，利用状态机或者组合逻辑，提取出有效数据，使得并行接口数据可以直接对缓存进行读写操作；本发明技术方案充分发挥了FPGA灵活性的特点，总线的转换方法灵活快速。且实现高速与低速串行总线转换时因为不需要主控芯片，既降低了功耗，又节约了成本，同时还提高了总线的传输效率，保证了系统的低功耗以及高性能设计，在嵌入式领域具有广阔的应用前景。

技术领域

本技术属于总线技术领域，具体涉及一种高速串行总线与低速串行总线数据传输和转换方法。

背景技术及应用前景

目前在机载、车载等军用领域，及民用领域中，高速串行总线逐渐被普及，但同时一些低速串行接口仍然会有应用需求，此时需要高速串行总线和低速串行总线进行数据之间的传输与转换，所以高速串行总线与低速串行总线结合的应用场景是总线接口设计的一个常态，目前通常的方法是利用主控芯片(CPU或MPU)作管理，数据的传输需要经过主控芯片来完成。

精工爱普生株式会社申请的专利“显示驱动器及电子设备”(专利号CN200610067406.7，公开号CN1841489A)公开了一种高速串行接口向低速串行接口传输的一种方法，该方法的数据流是单向的，接口转换使用了专用的驱动电路，驱动电路的中包含了一个主控微处理器(MPU)单元，负责控制和转发来自高速接口的数据。

苏州皓泰视频技术有限公司申请的专利“一种基于多核处理器的可扩展NVR系统”(专利号CN201310106753.6，公开号CN103179385A)公开了一种PCIe与低速串行接口数据交互的一种方法，该方法主要利用了多核处理器作为主控，来完成各个子系统的交互。

以FPGA开发为例，目前低速串并转换协议的IP是基于16C552此类串并转换协议芯片开发的，该IP的并行接口为带片选的局部并行总线接口，该类型接口主要为主控芯片设计。高速串行总线IP如Xilinx的官方PCIe或SRIO IP核中的并行接口为AXI总线接口，该接口也主要为主控芯片设计。

可见目前高低速串行总线转换后的并行接口都主要是需要增加额外主控芯片管理，两类串行数据的传输与转换都需要通过主控芯片来完成，该方法配置简单，但也一定的缺点，即一方面增加了主控芯片的开销，另一方面数据经过主控芯片的转发也降低了总线之间传输的效率。

本发明属于总线技术领域，为了消除主控芯片在总线转换过程中带来的影响，本发明基于FPGA设计了提出了一种不需要主控芯片，高速串行总线与低速串行总线直接进行数据转换与传输的方法。本发明充分发挥了FPGA灵活性的特点，总线的转换方法灵活快速。且实现高速与低速串行总线转换时因为不需要主控芯片，既降低了功耗，又节约了成本，同时还提高了总线的传输效率，保证了系统的低功耗以及高性能设计，在嵌入式领域具有广阔的应用前景。

发明内容

本发明的目的：针对机载、车载等军用领域，及民用领域，一种高速串行总线与低速串行总线转换与传输方法，该方法不需要增加额外的主控芯片，且可灵活配置，实现了数据的双向高效传输。

本发明的技术方案:

一种高速串行总线与低速串行总线数据传输和转换方法，其特征在于，在FPGA中对高速串行总线和低速串行总线的的并行接口部分作封装，利用状态机或者组合逻辑，提取出有效数据，使得并行接口数据可以直接对缓存进行读写操作，具体方法实现包括以下步骤：

步骤一、利用高速总线中特殊的数据格式或者数据包，初始化并配置低速串行总线：

高速串行总线在传输开始之前，向FPGA发送多个中断、消息包、门铃包类特殊数据格式或数据包，每一个包中都包含初始化低速串行总线或传输链路状态的参数值，FPGA解析此类型数据包后，依次配置低速串行总线的波特率，停止位、校验位等数据格式，中断或查询方式，传输链路中发送接收数据的最大长度；