[发明专利]制造集成电路器件的方法

说明书

提供了制造集成电路器件的方法。该方法可以使用包括一个光刻工艺和两个双重图案化工艺的四重图案化技术(QPT)工艺在衬底上形成特征图案。通过第一个双重图案化工艺获得的牺牲间隔物和通过第二个双重图案化工艺获得的间隔物可以在特征层上形成在相等的水平面处。

技术领域

本发明构思总地涉及制造集成电路器件的方法，更具体地，涉及使用四重图案化技术(QPT)工艺制造集成电路器件的方法。

背景技术

制造具有高集成密度的集成器件可以包括形成精细图案。为了在小的区域中形成大量器件，减小各器件的尺寸可以是有益的，因此减小期望形成的图案的节距以及图案之间的间隙也可以是有益的。随着半导体器件的设计规则迅速减少，由于光刻工艺中的分辨率极限，形成具有精细节距的精细图案会是不容易的。因此，已经发展了允许精细图案在光刻工艺中的分辨率极限内形成的制造方法。

发明内容

本发明构思的示例实施方式提供了制造集成电路器件的方法，该方法允许高密度图案通过使用具有在现有光刻工艺中的分辨率极限内可实现的尺寸的图案通过简化的工艺而形成，即使当该高密度图案具有相对小的宽度和相对小的节距时。

根据本发明构思的示例实施方式，制造集成电路器件的方法可以包括在衬底上形成包括第一材料的层、以及形成成对的牺牲间隔物，在该成对的牺牲间隔物之间限定牺牲间隔物凹陷。牺牲间隔物凹陷可以暴露所述层的一部分，并且该成对的牺牲间隔物可以包括第一材料。该方法还可以包括形成包括多个第一部分和第二部分的间隔物层、以及形成与间隔物层的第二部分重叠的保护图案。间隔物层的所述多个第一部分的每个可以在该成对的牺牲间隔物的侧壁中的相应一个上延伸，并且间隔物层的第二部分可以与所述层的所述部分重叠，间隔物层可以包括与第一材料不同的第二材料。该方法还可以包括：去除保护图案的上部、间隔物层的上部和该成对的牺牲间隔物的上部，以暴露该成对的牺牲间隔物的下部；在保护图案与间隔物层的第二部分重叠时，去除该成对的牺牲间隔物的下部以暴露所述层的多个第一蚀刻区域；去除保护图案以暴露间隔物层的第二部分；去除间隔物层的第二部分以形成多个间隔物并暴露所述层的第二蚀刻区域；以及通过使用所述多个间隔物作为蚀刻掩模来蚀刻所述层。所述多个间隔物可以暴露所述层的多个蚀刻区域，所述层的所述多个蚀刻区域可以包括所述层的所述多个第一蚀刻区域和第二蚀刻区域。

根据本发明构思的示例实施方式，制造集成电路器件的方法可以包括在衬底上形成层、在所述层上形成多个牺牲间隔物、以及形成包括多个第一部分和多个第二部分的间隔物层。所述多个牺牲间隔物可以暴露所述层的多个部分。所述多个第一部分中的每个可以在所述多个牺牲间隔物的侧壁中的相应一个上延伸，并且所述多个第二部分中的每个可以与所述层的所述多个部分中的一个重叠，并且间隔物层可以限定多个间隔物层凹陷，所述多个间隔物层凹陷中的一个可以在所述多个牺牲间隔物中的两个相邻的牺牲间隔物之间。该方法还可以包括：分别在所述多个间隔物层凹陷中形成多个保护图案；在所述多个保护图案分别与间隔物层的所述多个第二部分重叠时，去除间隔物层的上部以暴露所述多个牺牲间隔物；去除所述多个牺牲间隔物以暴露所述层的多个第一蚀刻区域；去除所述多个保护图案以暴露间隔物层的所述多个第二部分；去除间隔物层的所述多个第二部分以暴露所述层的多个第二蚀刻区域从而形成多个间隔物；以及通过使用所述多个间隔物作为蚀刻掩模而蚀刻所述层的所述多个第一蚀刻区域和所述多个第二蚀刻区域。所述多个保护图案的每个可以与间隔物层的所述多个第二部分中的相应一个重叠。所述多个第二蚀刻区域可以与所述多个第一蚀刻区域间隔开，并且所述多个间隔物的每个可以包括间隔物层的所述多个第一部分中的相应一个的一部分。