[发明专利]基于FPGA和DSP的雷达信号处理系统及方法

权利要求书

1.一种雷达信号处理系统，其特征在于：

它包括雷达信号处理板、收发前端；

所述雷达信号处理板包括第一DSP模块，第二DSP模块，集成数字模块、数模转换模块、电源模块、复位电路模块、时钟电路模块、外围电路；所述收发前端包括天线、射频电路；

所述收发前端与雷达信号处理板连接，所述数模转换模块与集成数字模块相连接，所述集成数字模块与第一DSP模块连接所述第一DSP模块和第二DSP模块连接；电源模块、复位电路模块、时钟电路模块分别与第一DSP模块、第二DSP模块、集成数字模块、数模转换模块相连；

所述数模转换模块，用于接收采样信号、使模拟信号转换为数字信号、进行处理后输出中频信号；

所述集成数字模块，用于接收中频信号，进行中频信号的正交下变频，将中频信号变为I/Q两路零中频，输出预处理信号；

所述第一DSP模块，用于在接收到预处理信号后进行目标距离、速度、方位角、俯仰角计算，并输出位置速度信号；

所述第二DSP模块，用于接收位置速度信号后，采用卡尔曼滤波跟踪算法进行航迹计算对目标进行跟踪。

2.如权利要求1所述的雷达信号处理系统，其特征在于：所述第一DSP模块，还包括：

混频得到差拍信号单元，用于接收集成数字模块预处理后I/Q两路零中频信号；将发射信号与接收信号进行混频得到的差拍信号；得到上扫频、下扫频和单频差拍信号，然后转至FFT变换单元；

FFT变换单元，用于对上扫频、下扫频和单频差拍信号进行FFT变换，变换后的频谱分别记为S_up、S_down、S_dp，分别出现n个频谱峰值，然后转至频谱对消单元；

频谱对消单元，用于将上扫频和下扫频的频谱S_up、S_down进行频谱对消后的新频谱记为S，取绝对值，频谱峰值变为2*n个，进行恒虚警检测CFAR，然后转至峰值搜索单元；

峰值搜索单元，用于对新频谱进行峰值搜索，搜索出峰值点对应的频点，通过公式和公式对2*n个频点进行两两配对解算出新频谱速度、距离值、俯仰角、方位角；对单频FFT变化后的频谱S_dp进行峰值搜索，得到n个目标的单频谱速度、距离值、俯仰角、方位角，然后转至建立容差函数单元；

建立容差函数单元，用于将新频谱的速度值与单频谱的速度值通过容差函数进行比较从而筛选出n个目标的速度、距离值、俯仰角、方位角，剔除个虚假目标建立容差函数，输出位置速度信号。

3.如权利要求2所述的雷达信号处理系统，其特征在于：所述集成数字模块包括FPGA芯片，所述FPGA芯片型号为EP3C120F48417N。

4.如权利要求3所述的雷达信号处理系统，其特征在于：所述第一DSP模块包括DSP芯片，所述DSP芯片型号为ADSP-BF537。

5.如权利要求4所述的雷达信号处理系统，其特征在于：所述第二DSP模块包括DSP芯片，所述DSP芯片型号为ADSP-21371。

6.一种雷达信号处理方法，其特征在于：包括，

用于接收采样信号、使模拟信号转换为数字信号、进行处理后输出中频信号的步骤；

用于接收中频信号，进行中频信号的正交下变频，将中频信号变为I/Q两路零中频，输出预处理信号的步骤；

用于在接收到预处理信号后进行目标距离、速度、方位角、俯仰角计算，并输出位置速度信号的步骤；

用于接收位置速度信号后，采用卡尔曼滤波跟踪算法进行航迹计算对目标进行跟踪的步骤。