[发明专利]栅极驱动电路、栅极驱动系统和显示面板

说明书

本发明公开了一种栅极驱动电路、栅极驱动系统和显示面板，所述电路包括：第一输入端和第二输入端，用于分别输入第一单脉冲垂直同步信号和第二单脉冲垂直同步信号；生成模块，用于生成多脉冲垂直同步信号，多脉冲垂直同步信号在每个空白区开始时刻的第一设定时间内为高电平，结束时刻的第二设定时间内为高电平；信号输出端，用于将多脉冲垂直同步信号分别输出至首行栅极驱动单元的输入信号端和末行栅极驱动单元的复位信号端。该电路可以使得进入栅极驱动单元的扫描信号不仅具备帧初首行触发功能，还可具备帧末末行上拉节点放噪功能，改善了现有栅极驱动单元设计上末行上拉节点在空白区长时间置高导致的末行栅极驱动单元的晶体管特性恶化的问题。

技术领域

本发明涉及显示屏技术领域，特别涉及一种像素电路、一种显示面板和一种显示器。

背景技术

GOA(Gate on Array))技术是指将TFT-LCD的栅极驱动器(Gate Driver)集成在阵列基板上，形成对面板的扫描驱动。由于其在窄边框适用以及成本上具有无可比拟的优势，目前已经在Mobile(手机)、NB(NoteBook，笔记本)类产品上广泛使用。

目前，一般采用如图1所示的栅极驱动电路，其中A1为输入TFT(input-TFT)，用来对上拉节点PU进行充电；A3为上拉TFT(Pull up-TFT)，用来对GOA输出端G(N)进行充电；A4和A7为下拉TFT(Pull down-TFT)，用来对上拉节点PU和G(N)进行放电。A1-A7 为TFT(ThinFilm Transistor，薄膜晶体管)，PD为下拉节点。该栅极驱动电路的信号时序示意图可参照图2所示。

然而，在该栅极驱动电路中，非末行的PU点通过下一行的Gate output即G(N+1)来进行复位(reset)去噪，而末行的PU点需通过下一帧的STV信号来进行reset放噪，故末行GOA和非末行GOA的PU点电位分布存在明显的差异。其中，末行GOA的驱动时序示意图可参照图3所示。

非末行PU点置高的时间一般为一个CLK的周期，但末行PU点置高时间为一个CLK的周期加上空白(Blank)区的时间，如图3所示。在TDDI(Touch and Display DriverIntegration，触控与显示驱动集成)产品中，blank区一般用来进行Touch(触控)的检测，故TDDI产品的blank区时间较长，可占到一帧时间的1/5。以8CLK驱动的HD(High Definition高解析度)级别的TDDI产品为例，非末行的PU点置高时间在一帧内为8行时间，约为0.082ms，而非末行PU点置高的时间在一帧内为8行时间加blank区时间，约为 3.4ms，末行PU点置高的时间明显要远大于非末行。

当PU点常时间置高时会导致T3和T2的特性发生变化：对于T3而言，PU点为其栅极电压，其长时间置高将导致栅源电压Vgs长时间处于正向偏压状态，T3的门坎电压Vth 将向正向改变，导致T3的开启时间Ion变小；对于T2而言，PU点为其源级电压，其长时间置高将导致栅源电压Vgs长时间处于负向偏压状态，T2的门坎电压Vth将向负向改变，导致T2的关断时间Ioff变大。T3的Ion变小及T2的Ioff变大都会导致末行的GOA输出产生异常，发生末端黑线不良。该不良在高温信赖性环境下较容易发生，特别地，当信赖性后的样品切换到反扫时，末行变为首行，致末行的GOA输出异常将导致黑屏等不良现象的发生。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一个目的在于提出一种栅极驱动电路，该电路可以使得进入栅极驱动单元的扫描信号不仅具备帧初首行触发功能，还可具备帧末末行上拉节点放噪功能，改善了现有栅极驱动单元设计上末行上拉节点在空白区长时间置高导致的末行栅极驱动单元的晶体管特性恶化的问题。

本发明的第二个目的在于提出一种栅极驱动系统。

本发明的第三个目的在于提出一种显示面板。