[发明专利]栅极驱动电路、栅极驱动系统和显示面板有效
| 申请号: | 201811399849.5 | 申请日: | 2018-11-22 | 
| 公开(公告)号: | CN109326259B | 公开(公告)日: | 2021-08-27 | 
| 发明(设计)人: | 章祯;余超智;吴芳芳;唐如稳;侯永康 | 申请(专利权)人: | 合肥京东方光电科技有限公司;京东方科技集团股份有限公司 | 
| 主分类号: | G09G3/36 | 分类号: | G09G3/36 | 
| 代理公司: | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人: | 张润 | 
| 地址: | 230012 安*** | 国省代码: | 安徽;34 | 
| 权利要求书: | 查看更多 | 说明书: | 查看更多 | 
| 摘要: | |||
| 搜索关键词: | 栅极 驱动 电路 系统 显示 面板 | ||
1.一种栅极驱动电路,其特征在于,包括:
第一输入端,用于输入第一单脉冲垂直同步信号,所述第一单脉冲垂直同步信号在每个空白区开始时刻的第一设定时间内为高电平;
第二输入端,用于输入第二单脉冲垂直同步信号,所述第二单脉冲垂直同步信号在每个所述空白区结束时刻的第二设定时间内为高电平;
生成模块,用于根据所述第一单脉冲垂直同步信号和所述第二单脉冲垂直同步信号,生成多脉冲垂直同步信号,所述多脉冲垂直同步信号在每个所述空白区开始时刻的所述第一设定时间内为高电平,且在每个所述空白区结束时刻的所述第二设定时间内为高电平;
信号输出端,用于将所述多脉冲垂直同步信号分别输出至首行栅极驱动单元的输入信号端和末行栅极驱动单元的复位信号端。
2.根据权利要求1所述的栅极驱动电路,其特征在于,所述生成模块包括:
第一晶体管组,所述第一晶体管组的第一端与高电平信号端连接,所述第一晶体管组的第二端与所述信号输出端连接,所述第一晶体管组用于在所述第一单脉冲垂直同步信号或所述第二单脉冲垂直同步信号为高电平时打开;
第二晶体管组,所述第二晶体管组的第一端与低电平信号端连接,所述第二晶体管组用于在所述第一单脉冲垂直同步信号或所述第二单脉冲垂直同步信号为高电平时打开;
第一晶体管,所述第一晶体管的第一端和控制端分别与所述高电平信号端连接,所述第一晶体管的第二端与所述第二晶体管组的第二端连接;
第二晶体管,所述第二晶体管的控制端与所述第一晶体管的第二端连接,所述第二晶体管的第一端与所述信号输出端连接,所述第二晶体管的第二端与所述低电平信号端连接。
3.根据权利要求2所述的栅极驱动电路,其特征在于,所述第一晶体管组包括:
第三晶体管,所述第三晶体管的控制端与所述第一输入端连接,所述第三晶体管的第一端与所述高电平信号端连接,所述第三晶体管的第二端与所述信号输出端连接;
第四晶体管,所述第四晶体管的控制端与所述第二输入端连接,所述第四晶体管的第一端与所述高电平信号端连接,所述第四晶体管的第二端与所述信号输出端连接。
4.根据权利要求3所述的栅极驱动电路,其特征在于,所述第二晶体管组包括:
第五晶体管,所述第五晶体管的控制端与所述第一输入端连接,所述第五晶体管的第一端与所述低电平信号端连接,所述第五晶体管的第二端与所述第一晶体管的第二端连接;
第六晶体管,所述第六晶体管的控制端与所述第二输入端连接,所述第六晶体管的第一端与所述低电平信号端连接,所述第六晶体管的第二端与所述第一晶体管的第二端连接。
5.根据权利要求4所述的栅极驱动电路,其特征在于,所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管为薄膜晶体管。
6.一种栅极驱动系统,其特征在于,包括:至少两个栅极驱动单元和如权利要求1-5任一项所述的栅极驱动电路,所述至少两个栅极驱动单元包括首行栅极驱动单元和末行栅极驱动单元。
7.一种显示面板,其特征在于,包括:如权利要求6所述的栅极驱动系统。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于合肥京东方光电科技有限公司;京东方科技集团股份有限公司,未经合肥京东方光电科技有限公司;京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811399849.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:移位寄存器单元和显示面板
- 下一篇:多工器驱动方法以及显示装置





