[发明专利]连续时间Δ-Σ调制器

说明书

本发明公开一种连续时间Δ‑Σ调制器，包括：第一模拟数字转换器，用于对滤波信号进行采样，以产生第一数字信号；第二模拟数字转换器，用于对滤波信号进行采样，以产生第二数字信号；组合器，用于组合所述第一数字信号和所述第二数字信号，以产生连续时间Δ‑Σ调制器的输出信号；所述第一模拟数字转换器和所述第二模拟数字转换器在不同时间对所述滤波信号进行采样。本发明的连续时间Δ‑Σ调制器可以分别在不同时间对滤波信号进行采样，从而分别在不同时间决定比特，以充分利用采样时段，具有更充足的时间决定比特。

技术领域

本发明涉及电学技术领域，尤其涉及一种连续时间Δ-Σ调制器。

背景技术

在连续时间Δ-Σ调制器(CTDSM，continuous-time delta-sigma modulator)中，量化器(quantizer)和反馈(feedback)信号之间的时间差称为过量环路延迟(ELD，excessloop delay)。CTDSM的ELD必须小于采样周期(sampling period)，否则量化噪声(quantization noise)将增加，并且CTDSM环路将变得不稳定。例如，如果ELD设计为具有0.5*Ts的延迟量(Ts是采样周期)，则量化器需要在0.5*Ts内做出决定。因此，比特循环(bitcycling)的决定时间受到ELD的延迟量的限制，并且浪费了采样周期的剩余时间。此外，由于连续时间Δ-Σ调制器要求更宽的带宽和更快的采样速率，0.5*Ts的时间量可能不足以进行比特决定。

发明内容

有鉴于此，本发明提供一种连续时间Δ-Σ调制器，具有更充足的比特决定时间。

根据本发明的第一方面，公开一种连续时间Δ-Σ调制器，包括：

接收电路，用于接收输入信号和反馈信号以产生第一信号；

环路滤波器，用于对所述第一信号进行滤波以产生滤波信号；

第一模拟数字转换器，用于对所述滤波信号进行采样，以产生第一数字信号；

第二模拟数字转换器，用于对所述滤波信号进行采样，以产生第二数字信号；

组合器，用于组合所述第一数字信号和所述第二数字信号，以产生连续时间Δ-Σ调制器的输出信号；以及

反馈电路，耦接所述第一模拟数字转换器和所述第二模拟数字转换器，用于根据所述第一数字信号和所述第二数字信号产生至少一个反馈信号；

其中，所述第一模拟数字转换器和所述第二模拟数字转换器在不同时间对所述滤波信号进行采样，并且将由所述第一模拟数字转换器产生的所述第一数字信号和由所述第二模拟数字转换器产生的所述第二数字信号提供给所述反馈电路。

根据本发明的第二方面，公开一种连续时间Δ-Σ调制器，包括：

接收电路，用于接收输入信号和反馈信号以产生第一信号；

环路滤波器，用于对所述第一信号进行滤波以产生滤波信号；

模拟数字转换器，用于在不同时间对所述滤波信号进行采样，以对应的产生第一数字信号和，以及对所述滤波信号进行采样，以在不同时间产生第二数字信号；

组合器，用于组合所述第一数字信号和所述第二数字信号，以产生连续时间Δ-Σ调制器的输出信号；以及

反馈电路，耦合到所述模拟数字转换器和第二模拟数字转换器，用于根据所述第一数字信号和所述第二数字信号产生至少一个反馈信号。