[发明专利]3D存储器件的制造方法及3D存储器件

说明书

本申请公开了一种3D存储器件的制造方法及3D存储器件。该3D存储器件的制造方法包括：在衬底上方形成栅叠层结构；形成贯穿所述栅叠层结构的多个沟道孔，向所述多个沟道孔的侧壁和底部沉积沟道层；氧化部分厚度的所述沟道层，以形成氧化层；以及去除所述氧化层，其中，所述氧化层与氧化前的所述沟道层在各位置处的厚度变化趋势相同。该制造方法通过氧化部分厚度的沟道层，可以方便控制沟道层在各处的厚度，以提高沟道层厚度的相似度，避免出现沟道层厚度不均的问题，从而提高3D存储器件的良率和可靠性。

技术领域

本发明涉及存储器技术，更具体地，涉及3D存储器件的制造方法及3D存储器件。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。

现有技术中，在制造3D存储器件时，采用叠层结构提供选择晶体管和存储晶体管的栅极导体，采用单沟道组(Single Channel Formation,SCF)结构形成具有存储功能的存储单元串。在形成沟道孔侧壁结构时，在形成ONOP(氧化物-氮化物-氧化物-多晶硅)结构之后，采用湿法蚀刻对多晶硅进行回刻(Etch back)。湿法蚀刻是各向同性的蚀刻方法，会均匀蚀刻位于沟道孔底部和侧壁以及位于堆叠结构顶部的多晶硅。由于在形成多晶硅的过程中，往往位于沟道孔各处位置的多晶硅的厚度会具有一定差异，因此在湿法蚀刻之后，厚度的差异仍然存在，并且厚度的相似度(Similarity Condition,SC)会进一步降低。最终形成的多晶硅的厚度的相似度过低，会影响沟道电流、电场强度分布、亚阈值斜率等电学性能，从而严重影响3D存储器件的整体性能。

期望进一步改进3D存储器件的结构及其制造方法，从而提高3D存储器件的良率和可靠性。

发明内容

鉴于上述问题，本发明的目的在于提供一种3D存储器件的制造方法及3D存储器件，其中，在形成ONOP结构之后，对沟道层表面进行氧化，以形成氧化层，以及去除氧化层，从而提高多晶硅的厚度的相似度。

根据本发明的一方面，提供一种3D存储器件的制造方法，其特征在于，包括：在衬底上方形成栅叠层结构；形成贯穿所述栅叠层结构的多个沟道孔，向所述多个沟道孔的侧壁和底部沉积沟道层；氧化部分厚度的所述沟道层，以形成氧化层；以及去除所述氧化层，其中，所述氧化层与氧化前的所述沟道层在各位置处的厚度变化趋势相同。

优选地，还包括：在所述多个沟道孔的侧壁形成阻挡层、存储层和隧穿层，所述阻挡层、存储层和隧穿层位于所述沟道孔的侧壁与所述沟道层之间。

优选地，还包括：在所述多个沟道孔底部形成外延层，所述外延层与所述沟道层邻接。

优选地，所述栅叠层结构形成于衬底上方，所述栅叠层结构包括交替堆叠的多个栅极导体层和多个层间绝缘层，所述外延层延伸至所述衬底。

优选地，位于所述沟道孔的上部侧壁的所述沟道层厚度大于位于所述沟道孔的下部侧壁的所述沟道层厚度。

优选地，位于所述沟道孔的上部侧壁的所述氧化层厚度大于位于所述沟道孔的下部侧壁的所述氧化层厚度。

优选地，位于所述沟道孔的上部侧壁的所述氧化层厚度与位于所述沟道孔的下部侧壁的所述氧化层厚度的差值等于位于所述沟道孔上部的所述沟道层厚度与位于所述沟道孔的下部侧壁的所述沟道层厚度的差值。