[发明专利]一种3Gsps信号处理平台的时钟系统在审
| 申请号： | 201811357612.0 | 申请日： | 2018-11-15 |
| 公开（公告）号： | CN109542162A | 公开（公告）日： | 2019-03-29 |
| 发明（设计）人： | 舒德军;胡红伟;吴智慧 | 申请（专利权）人： | 南京长峰航天电子科技有限公司 |
| 主分类号： | G06F1/12 | 分类号： | G06F1/12 |
| 代理公司： | 南京纵横知识产权代理有限公司 32224 | 代理人： | 董建林;张欢欢 |
| 地址： | 210061 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 处理单元 时钟缓冲器 差分信号 信号处理平台 工作时钟 基准时钟 时钟系统 外部时钟 依次相连 输出差 参考时钟 转换 两路 | ||
1.一种3Gsps信号处理平台的时钟系统，其特征是，包括依次相连的AD时钟缓冲器、AD转换单元和FPGA1处理单元，以及依次相连的DA时钟缓冲器、DA转换单元和FPGA2处理单元，
外部时钟输入AD时钟缓冲器之后转换为差分信号，此差分信号输入AD转换单元作为其工作时钟，AD转换单元输出差分信号传给FPGA1处理单元作为其基准时钟；
外部时钟输入DA时钟缓冲器之后转换为差分信号，此差分信号输入DA转换单元作为其工作时钟，DA转换单元输出差分信号传给FPGA2处理单元作为其基准时钟；
FPGA1处理单元用来处理ADC信号，FPGA2处理单元用来处理DAC信号，FPGA1处理单元与FPGA2处理单元以差分模式进行同步通信。
2.根据权利要求1所述的一种3Gsps信号处理平台的时钟系统，其特征是，AD转换单元包括ADC12D1800芯片。
3.根据权利要求2所述的一种3Gsps信号处理平台的时钟系统，其特征是，ADC12D1800芯片的输入的外部时钟为1.5GHz。
4.根据权利要求1所述的一种3Gsps信号处理平台的时钟系统，其特征是，AD转换单元输出的LVDS差分信号频率为375MHz。
5.根据权利要求1所述的一种3Gsps信号处理平台的时钟系统，其特征是，DA转换单元输入的外部时钟为3GHz。
6.根据权利要求1所述的一种3Gsps信号处理平台的时钟系统，其特征是，DA转换单元输出的LVDS差分信号频率为375MHz。
7.根据权利要求1所述的一种3Gsps信号处理平台的时钟系统，其特征是，还包括参考时钟，参考时钟信号分别输入FPGA1处理单元和FPGA2处理单元中，FPGA1处理单元与FPGA2处理单元在参考时钟驱动下进行同步通信。
8.根据权利要求7所述的一种3Gsps信号处理平台的时钟系统，其特征是，参考时钟经时钟驱动芯片转换为LVDS高速差分信号，分别为Sync+、Sync-，将Sync+连接到FPGA1处理单元中，将Sync-连接到FPGA2处理单元中。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京长峰航天电子科技有限公司，未经南京长峰航天电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811357612.0/1.html，转载请声明来源钻瓜专利网。
