[发明专利]基于忆阻器交叉阵列的低功耗加权求和电路

说明书

本发明属于集成电路技术领域，具体为一种基于忆阻器交叉阵列的低功耗加权求和电路。本发明电路由一传统基于阻变类型存储器交叉阵列的加权求和电路和一个电流采样电路构成；其工作分为两个阶段，第一阶段是预充电，第二阶段是加权求和和电流采样；本发明采用阻变类型存储器的交叉阵列对一组输入电压实现加权求和操作，结果以电流和形式表征，并采用电流采样将电流和转换成电荷储存。相比传统做法，本发明可以缩短加权求和操作中直流的持续时间，有利于降低功耗。

技术领域

本发明属于微电子技术领域，具体涉及一种基于忆阻器交叉阵列的低功耗加权求和电路。

背景技术

在2017的国际固态电路会议（ISSCC）上，来自比利时鲁汶大学的Verhelst教授指出，深度学习在嵌入式应用中将成为趋势。因为，在可穿戴设备、物联网（IoT）和手机等嵌入式应用场合，为了改善用户体验，需要对传感器采集到的数据进行分析，来获取用户的使用习惯等信息。传感器采集到的数据经常会受到复杂的外部环境、突发情况等因素的干扰，对此传统的信号处理技术和机器学习往往会陷入混乱，而深度学习能够提供可靠和鲁棒（robust）的分析。但是，嵌入式设备大多依靠电池供电，而电池的容量和寿命（充放电次数）都是有限的，降低芯片功耗有助于延长使用时间和电池寿命。因此，运行硬件的低功耗对于嵌入式深度学习应用非常重要。从量化角度，嵌入式应用要求深度学习的能耗效率（能效）超过100G ops/W（消耗每瓦特功率进行的乘加操作数），甚至达到1T ops/W。

传统的硬件芯片（CPU&GPU）并不能满足嵌入式深度学习对低功耗的要求。传统用于深度学习的硬件芯片主要是CPU（中央处理器）和GPU（图形处理器）。CPU芯片太多的面积用在了复杂的控制逻辑上，而用于计算的单元并不多，而深度学习需要的是大量并行运算，其控制流并不复杂。相比CPU，GPU中的控制流较简单，大部分芯片面积都用做运算，并且采用SIMT（单指令流多线程）的架构，能够实现高性能并行计算。然而，GPU不能减小存储器访问次数，每次访问片外的存储器（DRAM）都伴随着能量消耗，这就使得GPU无法应用在特别要求低功耗的嵌入式场合。从量化的角度，目前CPU的能效还远远小于10G ops/W，GPU也不到100 G ops/W。

针对传统硬件功耗大的问题，目前主要解决方案是设计专用架构（specializedarchitecture）。具体做法是根据深度学习运算的特点，采用成熟的数字集成电路技术，设计ASIC（专用集成电路）、Accelerator（加速器）或者Custom Processor（定制处理器），来提升运算的并行度并减少对存储器的访问次数，从而提高深度学习运算的能效。但是，专用架构仍然存在功耗的浪费，因为加权求和需要大量的MAC（乘加单元），功耗非常显著，另外，权值仍然存储在片外的DRAM或者片上的SRAM上，运算过程中对权值的搬移也会带来较大功耗。

忆阻器（memristor）的特性为降低深度学习的功耗提供了重要途径。作为“第四种无源器件”，memristor在器件层面表现出类似人类神经系统synapse（突触）的特性，阻值可渐变，支持STDP (spike-timing dependent plasticity)学习机制，而且，memristor能够进行状态逻辑（stateful logic）操作，实现in-memory computing（在存储中计算）。在电路层面，memristor的crossbar阵列能够实现矩阵向量的乘积，其本质是加权求和操作，向量相当于crossbar行方向的输入，而权值是以memristor电导（阻值的倒数）的形式非易失地保存在crossbar阵列中，输出是crossbar列方向的电流和。这种加权求和电路的优点是无需MAC，而且在操作过程中无需对权值的搬运，可以降低功耗。南洋理工大学在2016年首度提出采用memristor的crossbar阵列对机器学习进行加速，其具体做法是用采用两层memristor，一层用来存储图像数据，一层用来实现向量矩阵乘法的加速，最终使机器学习的能效比ASIC提升10倍以上。