[发明专利]一种基于迭代和可重构方式的复协方差矩阵计算系统

权利要求书

1.一种基于迭代和可重构方式的复协方差矩阵计算系统，包括片上SRAM存储器、片外DDR存储器、可重构单元、DMA控制器以及加速核，所述加速核分别与片上SRAM存储器、可重构单元通信连接，DMA控制器与可重构单元通信连接，片外DDR存储器通过总线与DMA控制器通信连接，其特征在于所述加速核包括：

矩阵协方差运算模块，通过迭代计算方式轮询片上SRAM存储器的各区域源数据，并计算出下三角协方差矩阵；

共轭对称模块，根据协方差矩阵的共轭对称性质，将下三角协方差矩阵通过地址映射和重构存储的方式得出完整的复协方差矩阵，形成最终的运算结果；

DMA接口函数模块，将通过DMA方式从片外DDR存储器读入的数据按分区方式存入片上SRAM存储器；并将所述运算结果通过DMA方式写回片外DDR存储器；

所述矩阵协方差运算模块按照将待求复矩阵的一列存于单个bank、单次所有bank存入一列并将当前列划为一个区、单次所有bank划为一个段的规则将原数据进行存储，计算出单次分区总大小、分段总次数、最后一段的区数以及最后一个区的列数。

2.根据权利要求1所述的基于迭代和可重构方式的复协方差矩阵计算系统，其特征在于所述片上SRAM存储器设定存储资源分为k个bank，每个bank的深度为d，若分配m个bank用于存储下三角协方差矩阵，针对大小为M×N的复矩阵进行协方差运算，满足M²≤md，N为任意值；若计算并行度为b，则划定待求复矩阵为小点数的条件为：M²≤bd，不满足该条件即判定待求复矩阵为大点数。

3.根据权利要求2所述的基于迭代和可重构方式的复协方差矩阵计算系统，其特征在于若待求复矩阵为小点数，则采用DMA的一维数据传输模式；若待求复矩阵为大点数则采用DMA的二维数据传输模式。

4.根据权利要求1所述的基于迭代和可重构方式的复协方差矩阵计算系统，其特征在于若任意区列数未填满，则采用补零机制；若源数据存储超过单次最大存储点数，则采用乒乓操作分段处理，若源数据存储超过单次最大存储点数，则采用批处理。

5.根据权利要求1所述的基于迭代和可重构方式的复协方差矩阵计算系统，其特征在于矩阵协方差运算模块采用可重构方式构建复乘累加计算单元，将各分段、各分区、各bank暂存结果数据进行迭代计算，得到下三角协方差矩阵。

6.根据权利要求5所述的基于迭代和可重构方式的复协方差矩阵计算系统，其特征在于复乘累加计算单元中复乘法器和复加法器的使用个数等于源数据存储的bank数量，设定为b，每次计算单元输入数据的个数为：2b+1；读取所有源数据bank第M个地址作为复乘法器输入A；分别读取所有源数据bank第1～M个地址的数据的共轭作为复乘法器输入B，另一个输入数据为上一次存储结果bank中对应的存储地址的值，每次计算结果又需重新写回同一bank中的同一地址。

7.根据权利要求1所述的基于迭代和可重构方式的复协方差矩阵计算系统，其特征在于所述共轭对称模块依次从下三角协方差矩阵所在bank读取数据，解析出数据在下三角矩阵中的行和列，再按照矩阵一列存于一个bank的规则，将该数据及其共轭对称数据存入复用的源数据bank中，直到得出完整的复协方差矩阵。

8.根据权利要求1所述的基于迭代和可重构方式的复协方差矩阵计算系统，其特征在于所述加速核分配从DDR中读取的数据时，根据DMA传入的地址解析出传入的数据在待求复矩阵中的行和列，再根据按列分配原则存入相应源数据bank中。

9.根据权利要求1所述的基于迭代和可重构方式的复协方差矩阵计算系统，其特征在于共轭对称模块在采用的地址映射为：从结果bank中依次读取下三角协方差矩阵的数据，根据该数据所在的bank编号和bank中的地址解析出所在原下三角矩阵的行和列，再按完整协方差矩阵的一列存于一个bank的分配原则将当前数据和其共轭对称数据存入重构的bank中。