[发明专利]用于将浮点值从半精度转换为单精度的装置和方法在审
| 申请号： | 201811258512.2 | 申请日： | 2018-10-26 |
| 公开（公告）号： | CN109840066A | 公开（公告）日： | 2019-06-04 |
| 发明（设计）人： | R·凡伦天;M·查尼;R·萨德;E·乌尔德-阿迈德-瓦尔;J·科巴尔 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F7/483 | 分类号： | G06F7/483 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 何焜;黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 浮点 解码器 解码 精度转换 寄存器 处理器 指令 元素位置 指令解码 电路 存储 响应 转换 申请 | ||
1.一种用于将浮点值从半精度转换为单精度的处理器，包括：
解码器，用于对第一指令解码以生成第一经解码的指令；
目的地寄存器，具有多个元素位置；
执行电路，用于执行所述第一经解码的指令，其中所述第一经解码的指令的执行用于包括：将半精度浮点值转换为单精度浮点值，并且将所述单精度浮点值存储在所述目的地寄存器的所述多个元素位置中的每一个中。
2.如权利要求1所述的处理器，其特征在于，所述第一指令包括用于指定将从其中接收所述半精度浮点值的源位置的第一字段。
3.如权利要求2所述的处理器，其特征在于，所述源位置是系统存储器中的位置。
4.如权利要求2所述的处理器，其特征在于，进一步包括源寄存器，其中所述源位置是所述源寄存器。
5.如权利要求2所述的处理器，其特征在于，所述半精度浮点值是将由将存储在所述源位置中的第一向量表示的第一组半精度浮点值中的一个。
6.如权利要求5所述的处理器，其特征在于，所述半精度浮点值用于存储在所述源位置的最低元素位置中。
7.如权利要求1所述的处理器，其特征在于，所述指令用于包括用于提供广播指示符的第二字段。
8.如权利要求7所述的处理器，其特征在于，所述第一经解码的指令的执行用于包括：响应于确定所述广播指示符被置位，将所述单精度浮点值存储在所述目的地寄存器的所述多个元素位置中的每一个中。
9.如权利要求8所述的处理器，其特征在于，所述第一经解码的指令的执行用于包括：响应于确定所述广播指示符未被置位，将多个半精度浮点值中的每一个转换为单精度浮点值，并且将单精度浮点值中的每一个存储在所述目的地寄存器的所述多个元素位置中的每一个中。
10.一种用于将浮点值从半精度转换为单精度的方法，包括：
对第一指令解码以生成第一经解码的指令；
确定广播指示符被置位；
响应于所述第一经解码的指令，将半精度浮点值转换为单精度浮点值；以及
将所述单精度浮点值存储在目的地寄存器的多个元素位置中的每一个中。
11.如权利要求10所述的方法，其特征在于，所述第一指令包括用于指定将从其中接收所述半精度浮点值的源位置的第一字段。
12.如权利要求11所述的方法，其特征在于，所述源位置是系统存储器中的位置。
13.如权利要求11所述的方法，其特征在于，所述源位置是源寄存器。
14.如权利要求11所述的方法，其特征在于，所述半精度浮点值是将由将存储在所述源位置中的第一向量表示的第一组半精度浮点值中的一个。
15.如权利要求14所述的方法，其特征在于，所述半精度浮点值用于存储在所述源位置的最低元素位置中。
16.如权利要求10所述的方法，其特征在于，所述指令用于包括用于提供所述广播指示符的第二字段。
17.一种用于将浮点值从半精度转换为单精度的系统，包括：
系统存储器；以及
处理器，包括：
解码器，用于对第一指令解码以生成第一经解码的指令；
目的地寄存器，具有多个元素位置；
执行电路，用于执行所述第一经解码的指令，其中所述第一经解码的指令的执行用于包括：将半精度浮点值转换为单精度浮点值，并且将所述单精度浮点值存储在所述目的地寄存器的所述多个元素位置中的每一个中。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811258512.2/1.html，转载请声明来源钻瓜专利网。
