[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

说明书

本公开实施例公开了一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。移位寄存器单元包括：输入电路，配置为将来自输入信号端的输入信号输出至所述上拉节点；输出电路，配置为在上拉节点的电位控制下，将来自时钟信号端的时钟信号输出至输出信号端；复位降噪电路，被配置成在下拉节点的电位的控制下，对上拉节点和输出信号端进行复位和降噪；以及下拉节点控制电路，连接至第一电压端和下拉节点，下拉节点控制电路被配置为在下拉节点的电位控制下，将所述下拉节点和第一电压端电连接。

技术领域

本公开涉及显示领域，尤其涉及一种移位寄存器单元及其驱动方法、一种栅极驱动电路和一种显示装置。

背景技术

在基于薄膜晶体管(Thin Film Transistor，TFT)的液晶显示器(Liquid CrystalDevice，LCD)中，可以将驱动栅极的栅极驱动电路形成于显示面板上，构成阵列基板(Gatedrive On Array，GOA)面板。栅极驱动电路可以包括多个级联的移位寄存器单元。在传统的栅极驱动电路中，通常将下一级移位寄存器单元的输出信号作为本级移位寄存器单元的复位信号，将上一级移位寄存器单元的输出信号作为本级移位寄存器单元的输入信号。

然而，尤其在显示面板的面积较大情况下，移位寄存器单元的输出信号会出现波形变形。

发明内容

本公开实施例提供一种移位寄存器单元及其驱动方法、一种栅极驱动电路和一种显示装置。

根据本公开实施例的一方面，提供了一种移位寄存器单元，包括：

输入电路，连接至输入信号端和上拉节点，所述输入电路配置为将来自输入信号端的输入信号输出至所述上拉节点；

输出电路，连接至时钟信号端、输出信号端和上拉节点，所述输出电路配置为在上拉节点的电位控制下，将来自时钟信号端的时钟信号输出至输出信号端；

复位降噪电路，连接至上拉节点、下拉节点和输出信号端，复位降噪电路被配置成在下拉节点的电位的控制下，对上拉节点和输出信号端进行复位和降噪；以及

下拉节点控制电路，连接至第一电压端和下拉节点，所述下拉节点控制电路被配置为在下拉节点的电位控制下，将所述下拉节点和第一电压端电连接。

例如，所述下拉节点控制电路还连接至上拉节点和第二电压端；所述下拉节点控制电路被配置为在上拉节点的电位控制下，所述第一电压端和第二电压端之间的电连接断开。

例如，所述下拉节点控制电路包括第一晶体管、第二晶体管和第三晶体管；其中，第一晶体管的栅极连接至下拉节点，第一极连接至第一电压端，第二极连接第二晶体管的第一极和栅极；第二晶体管的第二极连接至第三晶体管的栅极；以及第三晶体管的第一极连接第一晶体管的第二极，第三晶体管的第二极连接下拉节点。

例如，所述下拉节点控制电路还包括第四晶体管；其中，第四晶体管的栅极连接至上拉节点，第一极连接至第二电压端，第二极连接第一晶体管的栅极。

例如，根据本公开实施例的移位寄存器单元还包括下拉控制触发电路，所述下拉控制触发电路连接至第一触发信号端和下拉节点控制电路；所述下拉控制触发电路配置为在来自第一触发信号端的第一触发信号的控制下，触发下拉节点控制电路控制下拉节点的电位。

例如，所述下拉控制触发电路包括第五晶体管，第五晶体管的栅极和第一极连接至第一触发信号端，第二极连接至第一晶体管的栅极。

例如，所述下拉控制触发电路还连接第二触发信号端，下拉控制触发电路还配置为在来自第二触发信号端的第二触发信号的控制下，触发下拉节点控制电路控制下拉节点的电位。

例如，下拉控制触发电路还包括第六晶体管，第六晶体管的栅极和第一极连接至第二触发信号端，第二极连接至第一晶体管的栅极。