[发明专利]时钟同步装置及时钟同步方法

说明书

一种时钟同步装置，可与装置进行时钟同步流程。装置提供第一及第二时间值。时钟同步装置包含封包处理电路、时间计数电路以及处理器。封包处理电路包含时间戳章计数器，具有N位元值，提供第一、第二及第三时间计数值。处理器依据第一、第二时间值及第一、第二时间计数值以计算第一偏移值；依据第一偏移值及时间计数电路的频率的倒数以计算第一调整值；依据第一调整值及N位元值以计算第二商数值及第二余数值；依据N位元值、第二商数值以及第三时间计数值执行计算第二同步封包的接收时间。透过时钟同步装置，可以在时间戳章计数器的位元数受限的状态下仍能获得传送或接收时的时刻(Time of Day)，并且进一步的进行更准确的时间同步，缩小时钟同步误差。

技术领域

本案是有关于一种时钟同步装置及时钟同步方法，且特别是有关于取得当日时刻的时钟同步装置及时钟同步方法。

背景技术

依据IEEE1588的精确时间协议，透过主装置(Master)的同步封包(Sync Message)传送时间T1、从装置(Slave)的同步封包接收时间T2、从装置的延迟要求信号封包(Delayrequest Message)传送时间T3以及主装置的延迟要求信号封包接收时间T4的4个时间信息中计算取得时间偏移值，从装置再据以同步时间。一般负责封包转传的芯片可透过时间戳章计数器(Timestamp counter)提供封包接收或传送时的时间。

不过有些芯片仅提供有限位元数的时间戳章计数器，提供接收封包当时的计数值，受限于位元数，时间戳章计数器仅能提供一段时间区间的时间计数值，而非提供当时的时刻(Time of Day,TOD)。例如，芯片中是搭载32位元的时间戳章计数器，在计数单位为纳秒(nano second,ns)时，代表该时间戳章计数器是在约0～4.29秒之间循环计数，因此芯片仅能在接收/传送封包时以时间戳章计数器当下的计数值(即0～4.29秒其中一值)作为接收/传送封包的时间，无法得到接收/传送当时的时刻(TOD)。据此，在上述状况下，需要一种能得到当时时刻的方法，后续才能与主装置进行准确的同步。

发明内容

本案的一态样是在提供一种时钟同步装置，能与装置进行时钟同步流程，装置能发出第一同步封包及对应第一延迟要求信号封包发出第一延迟回应信号封包，并透过第一同步封包或第一追踪封包提供第一时间值以及透过第一延迟回应信号封包提供第二时间值。时钟同步装置包含封包处理电路、时间计数电路以及处理器。封包处理电路包含时间戳章计数器，具有N位元值，用以接收第一同步封包及第一延迟回应信号封包，以及依据接收第一同步封包及传送第一延迟要求信号封包时，由时间戳章计数器提供第一时间计数值及第二时间计数值，并且于再次接收第一同步封包时由时间戳章计数器提供第三时间计数值。时间计数电路耦接于封包处理电路，并依据频率进行时间计数。处理器用以依据第一时间值、第二时间值、第一时间计数值及第二时间计数值以计算第一偏移值；依据第一偏移值及频率的倒数以计算第一调整值；依据第一调整值及N位元值以计算第二商数值及第二余数值；以及依据N位元值、第二商数值以及第三时间计数值执行计算第二同步封包的接收时间。

在一实施例中，该处理器更用以依据该第一偏移值及该频率倒数以计算一第一商数值及一第一余数；以及将该频率倒数与该第一商数值相乘后取得该第一调整值。

在另一实施例中，该处理器更用以依据该第一调整值设定该时间计数电路的计时起始值或计时累加值。

在又一实施例中，该处理器更用以判定该第三时间计数值小于该第二余数值时，决定调整该第二商数值。

于再一实施例中，该处理器更用以依据该第一时间计数值、该第一偏移值及该频率倒数以计算一第一商数值及一第一余数；以及将该频率倒数与该第一商数值相乘后取得该第一调整值。

在一实施例中，该封包处理电路更用以传送一第二延迟要求信号封包，并由该时间戳章计数器提供一第四时间计数值以及该处理器依据该N位元值、该第二商数值以及该第四时间计数值以执行计算该第二延迟要求信号封包的一传送时间。