[发明专利]时钟同步装置及时钟同步方法

权利要求书

1.一种时钟同步装置，能与一主装置进行时钟同步流程，该主装置能发出一第一同步封包及对应一第一延迟要求信号封包发出一第一延迟回应信号封包，并透过该第一同步封包或一第一追踪封包提供一第一时间值以及透过该第一延迟回应信号封包提供一第二时间值，其特征在于，该时钟同步装置包含：

一封包处理电路，包含一时间戳章计数器，具有一N位元值，用以接收该第一同步封包及该第一延迟回应信号封包，以及依据接收该第一同步封包及传送该第一延迟要求信号封包时，由该时间戳章计数器提供一第一时间计数值及一第二时间计数值，并且于接收一第二同步封包时由该时间戳章计数器提供一第三时间计数值；

一时间计数电路，耦接于该封包处理电路，并依据一频率进行时间计数；以及

一处理器，用以依据该第一时间值、该第二时间值、该第一时间计数值及该第二时间计数值以计算一第一偏移值；依据该第一偏移值及该频率的倒数以计算一第一调整值；将该第一调整值与对应该N位元值为指数且以2为底的值相除，以计算一第二商数值及一第二余数值；以及依据该N位元值、该第二商数值以及该第三时间计数值执行计算该第二同步封包的一接收时间。

2.根据权利要求1所述的时钟同步装置，其特征在于，该处理器更用以将该第一偏移值与该频率倒数相除，以计算一第一商数值及一第一余数；以及将该频率倒数与该第一商数值相乘后取得该第一调整值。

3.根据权利要求2所述的时钟同步装置，其特征在于，该处理器更用以依据该第一调整值设定该时间计数电路的计时起始值或计时累加值。

4.根据权利要求3所述的时钟同步装置，其特征在于，该处理器更用以判定该第三时间计数值小于该第二余数值时，决定调整该第二商数值。

5.根据权利要求1所述的时钟同步装置，其特征在于，该处理器更用以依据该第一时间计数值、该第一偏移值及该频率倒数以计算一第一商数值及一第一余数；以及将该频率倒数与该第一商数值相乘后取得该第一调整值。

6.根据权利要求1所述的时钟同步装置，其特征在于，该封包处理电路更用以传送一第二延迟要求信号封包，并由该时间戳章计数器提供一第四时间计数值以及该处理器依据该N位元值、该第二商数值以及该第四时间计数值以执行计算该第二延迟要求信号封包的一传送时间。

7.根据权利要求6所述的时钟同步装置，其特征在于，该封包处理电路更用于接收一第二同步封包及一第二延迟回应信号封包，该处理器依据一第三时间值、一第四时间值、该第三时间计数值及该第四时间计数值以计算一第二偏移值、将该第二偏移值与该频率倒数相除，以计算一第三商数值及一第三余数值、依据该第三商数值及该频率倒数以计算一第二调整值、以及对应该第二调整值设为时间计数电路的计时起始值。

8.根据权利要求7所述的时钟同步装置，其特征在于，该处理器更将该频率倒数以及该第三商数值相乘，以取得该第二调整值。

9.根据权利要求7所述的时钟同步装置，其特征在于，还包含：

一锁相回路电路，对应该频率输出信号；

该处理器更依据该第三余数值调整该输出信号的相位。

10.根据权利要求7所述的时钟同步装置，其特征在于，该时间计数电路还包含：

一第一暂存器电路，用以储存该第一调整值；以及

一第二暂存器电路，用以储存该第二调整值。