[发明专利]基于EMIF总线的DSP与FPGA高速通信系统及方法

说明书

本发明涉及一种基于EMIF总线的DSP与FPGA高速通信系统及方法，属于DSP和FPGA之间通信技术领域。本发明公开的一种基于EMIF总线的DSP与FPGA高速通信系统及方法，支持对数据存储模块同时进行读写操作，也无须将通信数据一次全部写入数据存储模块，只需要较少数据存储资源，实现DSP与FPGA双向数据的高速和实时通信，可以满足大量数据并行处理的需求，适用于低成本低功耗数字信号处理系统。

技术领域

本发明属于DSP和FPGA之间通信技术领域，具体涉及一种基于EMIF总线的DSP与FPGA高速通信系统及方法。

背景技术

随着电子设备功能日益复杂，以DSP+FPGA架构的数字信号处理系统在功能、体积和精度方面显示出明显优势，成为主流方向和发展趋势。DSP与FPGA之间采用EMIF总线通信方案具有设计简单、通用性强、硬件成本低和功耗低等优势并广泛应用。现有技术采用基于EMIF接口和双口RAM方法中FPGA先向双口RAM写入数据后，DSP再通过EMIF将双口RAM中的数据读走，在进行大数据量通信时遇到如下问题，1)传输数据量越大，数据传输延时越长，影响实时性；2)一次传输的数据量越大，所需要的双口RAM容量越大，耗费硬件资源；3)在不增加片外存储的情况下，无法实现FPGA并行处理产生的大数据量(超过FPGA的RAM资源)且连续数据流的高速数据通信。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何设计一种基于EMIF总线的DSP与FPGA高速通信系统及方法，在不增加高速总线和FPGA片外存储器的情况下，实现DSP与FPGA之间大量数据的高速、实时传输。

(二)技术方案

为了解决上述技术问题，本发明提供了一种基于EMIF总线的DSP与FPGA高速通信系统，包括：1)DSP的内部CPU模块和EMIF模块，DSP内部的CPU模块通过EMIF模块访问外部EMIF总线上设备的存储空间；2)EMIF总线；3)FPGA内部的本地总线，内部逻辑模块、下行数据存储模块、下行数据接收模块、上行数据存储模块和上行数据发送模块，FPGA内部配置的本地总线用于将内部逻辑模块挂载到外部EMIF总线上；所述内部逻辑模块包括上行数据状态模块、下行数据状态模块，所述下行数据状态模块用于根据DSP的写入数据操作和下行数据接收模块的读取数据操作，计算下行数据存储模块剩余存储空间大小；所述上行数据状态模块用于根据DSP的读取数据操作和上行数据发送模块的写入数据操作，计算上行数据存储模块已用存储空间大小。

优选地，所述EMIF总线是数据位宽为32位的EMIF总线。

优选地，FPGA内部具有2个数据位宽32位、地址空间512的单双口RAM，包含一个读端口和一个写端口，分别用于实现所述上行数据存储模块和下行数据存储模块。

本发明还提供了一种利用3所述的系统实现DSP与FPGA高速通信的方法，数据流从DSP经EMIF总线到FPGA下行数据传输的过程如下：

DSP操作与FPGA操作同时进行，DSP实现下行数据传输的具体步骤为，

1)读取下行数据状态模块，获得下行数据存储模块剩余存储空间大小，记为a；

2)如果a0，即下行数据存储模块有剩余存储空间，则进行步骤3，否则返回步骤1；

3)下行要发送数据总长度记为b，向下行数据存储模块写入要发送的数据，长度记为c，如果ba，则写c＝b，否则c＝a，写地址循环递增；

4)更新剩余要发送的数据长度记为b＝b-c，如果b＝0，即要发送的数据已发送完成，则结束，否则返回步骤1；

FPGA操作与DSP操作同时进行，FPGA实现下行数据传输操作包括，