[发明专利]一种单端口传输芯片的测试方法及系统

说明书

本发明公开了一种单端口传输芯片的测试方法及系统，其中方法包括：测试主机获取芯片的单端口数据传输控制权；通过单端口对芯片内部待测模块进行测试配置；根据测试配置读取待测模块的测试数据，并将读取到的测试数据通过单端口发送给测试主机。本发明一种单端口传输芯片的测试方法及系统实现了多个待测模块同时进行测试，测试主机可读取到各个待测模块的测试结果以及状态，进而大大节省了测试时间。而且只需要通过单端口便可实现同时对多个待测模块进行测试，减少了芯片IO引脚数量，节约了芯片的生产成本。

技术领域

本发明涉及芯片测试，更具体地说是一种单端口传输芯片的测试方法及系统。

背景技术

在目前的集成电路设计中，可测试性设计已经作为设计流程中重要的一环，芯片中集成的逻辑单元如微处理器、存储器、数字信号处理器(Digital Signal Processors,DSPs)普遍都带有自建测试模块(BIST),以及需要对芯片内部某些重要模拟单元进行测试等等，普遍采用的方法是对芯片设定多种工作模式，将测试引脚或者通过JTAG连接到芯片IO上，在各个模式下分别测试。

上述这些原因不仅导致了芯片IO数量的增加，而且导致在对单颗芯片测试时，需要的总的测试向量个数变得越来越大，从而导致集成电路设计中，测试成本占有芯片成本的比例越来越大。而测试成本和测试时间是成正比的，即单颗芯片测试时间越长，则测试成本就越高。

发明内容

本发明的目的在于克服现有技术的不足，提供一种单端口传输芯片的测试方法及系统。

为实现上述目的，本发明采用以下技术方案：一种单端口传输芯片的测试方法，所述方法包括：

测试主机获取芯片的单端口数据传输控制权；

通过单端口对芯片内部待测模块进行测试配置；

根据测试配置读取待测模块的测试数据，并将读取到的测试数据通过单端口发送给测试主机。

其进一步技术方案为：所述通过单端口对芯片内部待测模块进行测试配置的步骤，具体包括以下步骤:

通过单端口串行总线输入相应待测模块寄存器地址；

对寄存器地址进行处理；

输入写控制命令；

根据控制命令以及寄存器地址将控制数据写入相应待测模块中。

其进一步技术方案为：所述对寄存器地址进行处理的步骤，具体包括以下步骤：

异步处理；

异步处理后进行串并转换处理。

其进一步技术方案为：所述根据测试配置读取待测模块的测试数据，并将读取到的测试数据通过单端口发送给测试主机的步骤，具体包括以下步骤：

进行芯片内部总线读操作；

测试主机释放单端口数据传输控制权；

芯片获取单端口传输控制权；

读取待测模块寄存器中的数据。

一种单端口传输芯片的测试系统，所述系统包括获取单元、配置单元以及读取单元；

所述获取单元，用于测试主机获取芯片的单端口数据传输控制权；

所述配置单元，用于通过单端口对芯片内部待测模块进行测试配置；

所述读取单元，用于根据测试配置读取待测模块的测试数据，并将读取到的测试数据通过单端口发送给测试主机。

其进一步技术方案为：所述配置单元包括输入模块、处理模块、命令模块以及写入模块；