[发明专利]脉冲信号产生方法及装置在审
申请号: | 201811149228.1 | 申请日: | 2018-09-29 |
公开(公告)号: | CN109327210A | 公开(公告)日: | 2019-02-12 |
发明(设计)人: | 杨洪江;胡建东;宋宏伟 | 申请(专利权)人: | 深圳市新川电气技术有限公司 |
主分类号: | H03K7/06 | 分类号: | H03K7/06 |
代理公司: | 佛山市广盈专利商标事务所(普通合伙) 44339 | 代理人: | 李俊 |
地址: | 518103 广东省深圳市宝安区福海街*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 输出脉冲 余数 脉冲信号产生 输出脉冲周期 累加结果 运算周期 脉冲 倍频 除法计算 分数分频 接收脉冲 输入脉冲 信号分频 输出 累加 比值R | ||
本发明公开了一种基于有理数信号分频或倍频的脉冲信号产生方法及装置,其中,所述方法包括:获取在运算周期T内接收的输入脉冲的总个数M;接收脉冲个数比值R和所述总个数M,并进行除法计算,获取脉冲个数N和余数;对所述余数与原有余数进行累加,获取累加结果;根据累加结果和所述脉冲个数N,设置输出脉冲个数K;根据所述运算周期T和所述输出脉冲个数K计算输出脉冲周期Tp;根据所述输出脉冲个数K和所述输出脉冲周期Tp产生输出脉冲信号。在本发明实施例中,通过本发明的实施方式,可以将有理数的分数分频输出更准确,在一定情况下还可以实现倍频输出。
技术领域
本发明涉及脉冲产生技术领域,尤其涉及一种基于有理数信号分频或倍频的脉冲信号产生方法及装置。
背景技术
目前成熟的分数分频技术包括DDS和交叉分频法;其中DDS主要有一下几部分组成:相位累加器、RAM数据读取、D/A转换器和低通滤波器;DDS有固定模块,输入频率控制器和输出固定频率的波形;其中该主要模块为相位累加器,通过相位累计器循环计数,循环读取RAM的数据,从而得到固定频率的波形数据。
但根据公式,fmin=fc×K/N=50M×1/232≈0.011655HZ,可知DDS的缺点是分频输出频率是进步的,不是所有在某个区域内的分数频率都可以分出来的,这样导致某个需要的频率可能分不出,智能很接近,随着时间的增长,实际脉冲数量和理论值偏差会越来越大。
发明内容
本发明的目的在于克服现有技术的不足,本发明提供了一种基于有理数信号分频或倍频的脉冲信号产生方法及装置,保障能够完成分数或者整数的分频或倍频,在分频输出的脉冲信号能够得到准确的分数或者整数的倍数。
为了解决上述技术问题,本发明实施例提供了一种基于有理数信号分频或倍频的脉冲信号产生方法,所述方法包括:
获取在运算周期T内接收的输入脉冲的总个数M;
接收脉冲个数比值R和所述总个数M,并进行除法计算,获取脉冲个数N和余数;
对所述余数与原有余数进行累加,获取累加结果;
根据累加结果和所述脉冲个数N,设置输出脉冲个数K;
根据所述运算周期T和所述输出脉冲个数K计算输出脉冲周期Tp;
根据所述输出脉冲个数K和所述输出脉冲周期Tp产生输出脉冲信号。
可选的,所述脉冲个数比值R为输入脉冲个数与输出脉冲个数的比值,当R>1时,产生的脉冲信号为分频,当0<R<1时,产生的脉冲信号为倍频,当R=0时,产生的脉冲信号为不分频。
可选的,所述获取在运算周期T内接收的输入脉冲的总个数M,包括:
统计在运算周期T内接收的输入脉冲个数,获取在运算周期T内接收的输入脉冲的总个数M;
其中,所述运算周期T为锁存数据间隔时间,即每个一个运算周期T,所述计数器计数出入脉冲个数M锁存并输出。
可选的,所述接收脉冲个数比值R和所述总个数M,并进行除法计算,获取脉冲个数N和余数,包括:
接收脉冲个数比值R和所述总个数M;
采用所述总个数M除以所述脉冲个数比值R,获取脉冲个数N和余数;
其中,所述脉冲个数N为整数。
可选的,所述根据累加结果和所述脉冲个数N,设置输出脉冲个数K,包括:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市新川电气技术有限公司,未经深圳市新川电气技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811149228.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种高速可再生比较器电路
- 下一篇:一种SiC MOSFET的驱动电路