[发明专利]基于流水线架构的深度图像帧内预测的编码电路及其编码方法

说明书

本发明公开了一种基于流水线架构的深度图像帧内预测的编码电路及其编码方法，包含五级流水线，分别对应：像素和计算子模块、区域均值计算子模块、赋值子模块、SAD计算子模块和比较子模块。本发明能够减少硬件资源使用、提升速率，从而提升整个视频编码电路的性能。

技术领域

本发明属于视频编解码技术的帧内预测编码技术领域，具体的说是一种应用于视频编解码中深度图像帧内预测的基于流水线架构的编码方法及编码电路。

背景技术

随着科学技术的不断发展，信息技术和计算机互联网分别在不同程度改变了人们的日常的生活。如今，人们获取信息的主要来源于多媒体信息，而多媒体信息却以视频为核心。3D视频由于相比普通2D视频能够提供给用户场景真实和自然再现的效果而备受工业界和学术界的重视，成为视频研究的领域的热点之一。

相比于普通的2D视频，3D包含着更为巨大的数据量。3D视频相对于2D视频还需要保存深度信息，这给视频数据的传输和保存都带来了一定的难度。在3D视频的深度图像的帧内预测中，相比于普通2D视频的Planar、DC、角度预测三大预测技术，加入了DMM深度建模模式，DMM能够更好的保留深度图像的边缘信息，但与此同时，导致了编码复杂度剧增。在保证合成视点质量的同时，如何降低DMM的高复杂度预测算法成了一个重要的研究方向。DMM深度建模模式中又分为DMM-1、DMM-4两种模式。在现有技术中，针对DMM深度建模模式的硬件电路设计还不是很多，Gustavo Sanchez等人在2016 Integrated CircuitsSystemsDesign发表的“Energy-Aware Light-Weight DMM-1 Patterns Decoders withEfficiently Storage in 3D-HEVC”中所述电路，是目前少数实现了的DMM-1模式编码电路。因此，对3D视频进行有效的压缩编码就显示十分重要。

发明内容

本发明为克服现有技术存在的不足之处，提出一种基于流水线架构的深度图像帧内预测的编码电路及其编码方法，以期能减少硬件资源，实现有限资源情况下的编码功能。

为达到上述发明目的，本发明采用如下技术方案：

本发明一种基于流水线架构的深度图像帧内预测的编码电路，记任一深度图像内的4N×4N区域的像素值为原始块RU；其中N为正整数，其特点是所述编码电路包括：像素和计算子模块、区域均值计算子模块、赋值子模块、SAD计算子模块和比较子模块；

所述像素和计算子模块接收原始块RU及其在当前周期对应的分割模式，并根据在当前周期的分割模式计算在当前周期的原始块RU中区域“1”的像素值之和Region1_Sum和区域“0”的像素值之和Region0_Sum，同时统计在当前周期的所述区域“1”的像素点个数Region1_Pixel和区域“0”的像素点个数Region0_Pixel；

所述区域均值计算子模块根据当前周期的所述区域“1”的像素值之和Region1_Sum与像素点个数Region1_Pixel以及所述区域“0”的像素值之和Region0_Sum与像素点个数Region0_Pixel，计算在当前周期的所述区域“1”的均值Region1_Ave和区域“0”的均值Region0_Ave；同时，所述像素和计算子模块接收原始块RU及其在下一周期对应的分割模式并进行处理；

所述赋值子模块根据当前周期的所述区域“1”的均值和所述区域“0”的均值在所述当前周期的分割模式上的分布，得到在当前周期的区域“1”的预测块Region1_Pre和区域“0”的预测块Region0_Pre，从而在当前周期的构成预测块PU；

所述SAD计算子模块根据所述原始块RU减去当前周期的预测块PU得到在当前周期的残差深度块DU；然后将在当前周期的残差深度块DU的每个像素点处的像素值取绝对值并相加，从而得到在当前周期的残差深度块的SAD值；