[发明专利]一种ESD保护电路

说明书

本申请实施例公开了一种ESD保护电路，包括负向ESD保护模块和正向ESD保护模块，负向ESD保护模块包括第一电阻、充电电容、第一场效应管和第二场效应管，正向ESD保护模块包括第四场效应管。当出现负向ESD事件时，P型GAN增强型功率器的栅极相对于源极会出现一个较大的瞬态电压，从而再充电电容上产生一个从P型GAN增强型功率器的源极到栅极的位移电流，该位移电流在第一电阻上产生压降可以使得第一场效应管开启时，第一场效应管和第二场效应管形成一个通路，从而释放来自于栅极相对于源极的负向ESD能量。同时当栅极相对于源极施加一负向稳态电压时，第一场效应管处于关断状态，所以可以兼容稳态下的负向电压测试。

技术领域

本申请涉及半导体技术领域，尤其涉及一种ESD保护电路。

背景技术

宽禁带半导体功率器件是基于第三代半导体材料的功率器件，主要包括金刚石功率器件、碳化硅SiC功率器件、氮化镓GaN功率器件等。其中，GaN功率器件由于具有高击穿电场、高电子饱和速度和异质结构中的高电子迁移率等优点，被业界广泛应用。当前主流的横向GaN功率器件是基于铝镓氮AlGaN/GaN异质结结构，通过引入特殊的栅极结构耗尽沟道下方的二维电子气实现增强型(即常关型器件，定义为阈值电压Vth>0)工作已适用于功率转化器及其相关驱动电路。所述的特殊栅极结构，包括并不只限于P型GaN栅极结构(含肖特基型栅极金属接触型与欧姆栅极金属接触型)栅极结构。

图1是一种基于P型GaN肖特基栅极金属接触型栅极结构的增强型横向GaN功率器件的结构示意图。其中源极和漏极通过欧姆金属与AlGaN/GaN界面的二维电子气相连，栅极金属与P型GaN相连，并与之形成肖特基接触。某种情形下，该器件由于栅极相连的P型GaN，AlGaN势垒层及AlGaN表面的介质(SiO2，SiN等)中的缺陷或制作工艺的残留物的存在，可能导致栅极漏电大，并影响该器件的正常工作和长期可靠性。为了保证器件的可靠性，需要通过相关的测试已筛除不正常工作或有可靠性风险的器件。其中一项有效的测试方法是通过在栅极施加一个负电压(此时源极接地)，观测其漏电电流的大小并判断其是否有可靠性风险。

另一方面，由于P型GaN栅极结构的GaN增强型功率器件具有栅极电容小的特点，且其栅极的最大耐受电压低(长时间直流电压小于6V，瞬态电压小于10V)，导致其器件自身对静电放电(electro-static discharge，ESD)事件的抵御能力较差。具体来讲，当带静电的人体或机器带与P型GaN增强型功率器件的引脚接触时，会产生静电放电事件将带电体的静电通过器件的管脚泄放到地。如静电泄放通道不通畅或器件自身电容较小，静电就会在器件上感应出一较高电压，当该感应电压高于器件各端之间的耐受电压时，器件就会烧毁。为了提升GaN器件的ESD能力，图2示出了一种传统的氮化镓基ESD保护电路，其两端分别与功率器件的栅极与源极相连。该ESD保护电路主要包含三个部分：钳位二极管串1，二维电子气电阻2，ESD泄放低压增强型器件3。其工作原理如下：当P型GAN增强型功率器件30的栅极相对于源极经历正向ESD事件时，钳位二极管串1导通，其导通电流在二维电子气电阻2上形成一个正向电压降。当该电压降的电压高于ESD泄放低压增强型器件3的阈值电压时，ESD泄放低压增强型器件3导通，释放来自于栅极的正向ESD能量，保证P型GAN增强型功率器件30的栅极电压不会超过其正向耐受电压。当P型GAN增强型功率器件30的栅极相对于源极经历负向ESD事件时，ESD泄放低压增强型器件3反向导通，释放栅极的负向ESD能量，保证P型GAN增强型功率器件30的栅极电压不会超过其正向耐受电压。

然而，由于上述ESD电路在P型GAN增强型功率器件30的栅极和源极有反向电压偏置时导通电流较大，导致该ESD电路与检测栅极相关缺陷的栅极负压测试不兼容，从而使器件很难同时兼顾可靠性和ESD耐受性。

发明内容

本申请提供了一种氮化镓基ESD保护电路，其可与P型GAN增强型功率器件的栅极负压测试兼容，且同时提升功率器件ESD事件耐受能力。