[发明专利]一种误差放大器电路

说明书

本发明公开了一种误差放大器电路。一种误差放大器电路包括第一电阻、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第二电阻、第一电容、第三NMOS管、第三电阻和第五PMOS管。利用本发明提供的误差放大器电路可以限制误差放大器的开闭环增益，提高系统的瞬态响应速度。

技术领域

本发明涉及集成电路技术领域，尤其涉及到误差放大器电路。

背景技术

在电源芯片中，为了反映输出电压和基准电压的差值有效地控制输出电压，需要用误差放大器电路来对输出电压和基准电压的差值进行放大，同时为了提高芯片系统的瞬态响应速度。

发明内容

本发明旨在解决现有技术的不足，提供一种误差放大器电路。

一种误差放大器电路，包括第一电阻、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第二电阻、第一电容、第三NMOS管、第三电阻和第五PMOS管：

所述第一电阻的一端接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第五PMOS管的栅极，另一端接地；所述第一PMOS管的栅极和漏极接在一起再接所述第一电阻的一端和所述第二PMOS管的栅极和所述第五PMOS管的栅极，源极接电源电压VCC；所述第二PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第一电阻的一端和所述第五PMOS管的栅极，漏极接所述第三PMOS管的源极和所述第四PMOS管的源极，源极接电源电压VCC；所述第三PMOS管的栅极接反馈电压端FB，漏极接所述第一NMOS管的栅极和漏极和所述第二NMOS管的栅极，源极接所述第二PMOS管的漏极和所述第四PMOS管的源极；所述第四PMOS管的栅极接带隙基准电压VREF，漏极接所述第二NMOS管的漏极和所述第二电阻的一端和所述第三NMOS管的栅极，源极接所述第二PMOS管的漏极和所述第三PMOS管的源极；所述第一NMOS管的栅极和漏极接在一起再接所述第三PMOS管的漏极和所述第二NMOS管的栅极，源极接地；所述第二NMOS管的栅极接所述第三PMOS管的漏极和所述第一NMOS管的栅极和漏极，漏极接所述第四PMOS管的漏极和所述第二电阻的一端和所述第三NMOS管的栅极，源极接地；所述第二电阻的一端接所述第四PMOS管的漏极和所述第二NMOS管的漏极和所述第三NMOS管的栅极，另一端接所述第一电容的一端；所述第一电容的一端接所述第二电阻的一端，另一端接所述第三电阻的一端和所述第五PMOS管的漏极和所述第三NMOS管的漏极并作为误差放大器电路的输出端EAOUT；所述第三NMOS管的栅极接所述第四PMOS管的漏极和所述第二电阻的一端和所述第二NMOS管的漏极，漏极接所述第五PMOS管的漏极和所述第三电阻的一端和所述第一电容的一端并作为误差放大器电路的输出端EAOUT，源极接地；所述第三电阻的一端接所述第五PMOS管的漏极和所述第一电容的一端和所述第三NMOS管的漏极，另一端接反馈电压端FB；所述第五PMOS管的栅极接所述第一电阻的一端和所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极，漏极接所述第三电阻的一端和所述第一电容的一端和所述第三NMOS管的漏极并作为误差放大器电路的输出端EAOUT，源极接电源电压VCC。

所述第一电阻和所述第一PMOS管构成偏置电流产生电路，所述第三PMOS管、所述第四PMOS管、所述第一NMOS管和所述第二NMOS管构成误差放大器电路的核心部分；所述第三PMOS管和所述第四PMOS管构成差分对输入级；带隙基准电压VREF和反馈电压端FB分别为误差放大器电路的同相和异相输入端；所述第二电阻和所述第一电容是对误差放大器电路进行相位补偿；所述第三电阻的作用是为了限制误差放大器的开闭环增益，提高系统的瞬态响应速度。经过仿真，误差放大器的开环增益为65dB，-3dB带宽为550Hz，单位增益带宽为1.05MHz，相位裕度为90度。

附图说明

图1为本发明的误差放大器电路的电路图。

具体实施方式